

基于ARM® 32位Cortex™-M4微控制器，配有16 K字节到64 K字节闪存、sLib、10个定时器、1个ADC、1个比较器、7个通信接口

功能

■ 内核：ARM® 32位Cortex™-M4 CPU

- 最高120 MHz工作频率，带存储器保护单元（MPU），内建单周期乘法和硬件除法
- 具有DSP指令集

■ 存储器

- 16 K字节到64 K字节的闪存程序/数据存储器
- 4 K字节的系统存储器作启动加载程序（Bootloader）用，可一次性配置成一般用户程序和数据区
- sLib：将指定之主存储区设为执行代码安全库区，此区代码仅能调用无法读取
- 8 K字节到16 K字节的SRAM

■ CRC计算单元

■ 复位和电源管理

- 2.4至3.6伏供电和I/O引脚
- 上电/断电复位（POR/PDR）
- 可编程电压监测器（PVD）
- 低功耗模式：睡眠、停机、待机，4个WKUP引脚可唤醒待机模式
- 支持5个32位的后备寄存器

■ 时钟管理

- 4至25 MHz晶体振荡器
- 内嵌经出厂调校的48 MHz RC振荡器（25 °C达1 %精度，-40 °C至+105 °C达2 %精度）
- PLL可灵活配置31至500倍频和1至15分频系数
- 内嵌40 kHz RC振荡器
- 32 kHz晶体振荡器

■ 多达39个快速I/O

- 所有都可以映像到外部中断
- 几乎所有I/O可容忍5 V输入电压
- 所有均为快速I/O，寄存器存取速度最高 f_{AHB}

■ 5通道DMA控制器

■ 1个12位2 MSPS A/D转换器，多达15个外部输入通道

■ 1个比较器，带5个外部输入通道和1个内部参考电压

■ 多达10个定时器

- 1个16位7通道高级定时器，有6通道PWM输出，带死区控制和紧急停止功能
- 多达5个16位定时器，每个定时器最多达4个用于输入捕获/输出比较/PWM或脉冲计数的通道和增量编码器输入
- 1个16位基本定时器
- 2个看门狗定时器（独立的和窗口型的）
- 系统滴答定时器：24位递减计数器

■ ERTC：增强型RTC，具有闹钟、亚秒级精度、及硬件日历，带校准功能

■ 多达7个通信接口

- 2个I²C接口（支持SMBus/PMBus）
- 2个USART接口；支持主同步SPI和调制解调器控制；具有ISO7816接口、LIN、IrDA能力；TX/RX可配置引脚互换
- 2个SPI接口（50兆位/秒），2个均可复用为I²S接口
- 红外发射器

■ 串行线调试（SWD）接口

■ 96位的芯片唯一码（UID）

■ 温度范围：-40至+105 °C

■ 封装

- LQFP48 7 x 7 mm
- LQFP32 7 x 7 mm
- QFN32 5 x 5 mm
- QFN32 4 x 4 mm
- QFN28 4 x 4 mm
- TSSOP20 6.5 x 4.4 mm

表 1. 选型列表

闪存存储器	型号
64 K字节	AT32F421C8T7, AT32F421K8T7, AT32F421K8U7, AT32F421K8U7-4, AT32F421G8U7, AT32F421F8P7
32 K字节	AT32F421C6T7, AT32F421K6T7, AT32F421K6U7, AT32F421K6U7-4, AT32F421G6U7, AT32F421F6P7
16 K字节	AT32F421C4T7, AT32F421K4T7, AT32F421K4U7, AT32F421K4U7-4, AT32F421G4U7, AT32F421F4P7

目录

1	介绍.....	9
2	规格说明	10
3	功能概述	13
3.1	ARM®Cortex™-M4, 配有 DSP 指令.....	13
3.2	存储器	13
3.2.1	闪存存储器	13
3.2.2	存储器保护单元 (MPU)	13
3.2.3	内置 SRAM.....	13
3.3	循环冗余校验 (CRC) 计算单元.....	13
3.4	中断和事件	14
3.4.1	嵌套的向量式中断控制器 (NVIC)	14
3.4.2	外部中断/事件控制器 (EXTI)	14
3.5	时钟和启动	14
3.6	启动模式.....	15
3.7	电源管理.....	16
3.7.1	供电方案	16
3.7.2	电源监控器	16
3.7.3	调压器.....	16
3.7.4	低功耗模式	16
3.8	直接存储器访问控制器 (DMA)	17
3.9	增强型实时时钟 (ERTC) 和后备份寄存器.....	17
3.10	定时器和看门狗	18
3.10.1	高级定时器 (TMR1)	18
3.10.2	通用定时器 (TMR3, TMR14, TMR15, TMR16, 和 TMR17)	18
3.10.3	基本定时器 (TMR6)	19
3.10.4	独立看门狗 (IWDG)	19
3.10.5	窗口看门狗 (WWDG)	19

3.10.6	系统滴答定时器 (SysTick)	19
3.11	内部集成电路总线 (I ² C)	20
3.12	通用同步/异步收发器 (USART)	20
3.13	串行外设接口 (SPI) /内部集成音频接口 (I ² S)	20
3.14	红外发射器 (IR)	20
3.15	通用输入输出 (GPIO)	20
3.16	模拟/数字转换器 (ADC)	21
3.16.1	温度传感器	21
3.16.2	内部参考电压 (V _{REFINT})	21
3.17	比较器 (COMP)	21
3.18	串行线调试口 (SW-DP)	21
4	引脚定义	22
5	存储器映像	22
6	电气特性	29
6.1	测试条件	29
6.1.1	最小和最大数值	29
6.1.2	典型数值	29
6.1.3	典型曲线	29
6.1.4	负载电容	29
6.1.5	引脚输入电压	29
6.1.6	供电方案	30
6.1.7	电流消耗测量	30
6.2	绝对最大额定值	31
6.3	工作条件	32
6.3.1	通用工作条件	32
6.3.2	上电和掉电时的工作条件	32
6.3.3	内置复位和电源控制模块特性	33
6.3.4	内置的参照电压	34

6.3.5	供电电流特性	35
6.3.6	外部时钟源特性	42
6.3.7	内部时钟源特性	46
6.3.8	低功耗模式唤醒时间	47
6.3.9	PLL 特性	48
6.3.10	存储器特性	48
6.3.11	EMC 特性	49
6.3.12	电气敏感性	50
6.3.13	GPIO 特性	51
6.3.14	NRST 引脚特性	54
6.3.15	TMR 定时器特性	54
6.3.16	通信接口	55
6.3.17	12 位 ADC 特性	59
6.3.18	比较器特性	63
6.3.19	温度传感器特性	64
7	封装特性	65
7.1	LQFP48 – 7 x 7 mm 封装数据	65
7.2	LQFP32 – 7 x 7 mm 封装数据	67
7.3	QFN32 – 5 x 5 mm 封装数据	69
7.4	QFN32 – 4 x 4 mm 封装数据	71
7.5	QFN28 – 4 x 4 mm 封装数据	73
7.6	TSSOP20 – 6.5 x 4.4 mm 封装数据	75
7.7	热特性	77
8	订货代码	78
9	版本历史	79

表目录

表 1. 选型列表	1
表 2. AT32F421 系列器件功能和配置	11
表 3. 启动加载程序 (Bootloader) 的管脚配置	15
表 4. 定时器功能比较	18
表 5. AT32F421 系列引脚定义	25
表 6. 电压特性	31
表 7. 电流特性	31
表 8. 温度特性	31
表 9. 通用工作条件	32
表 10. 上电和掉电时的工作条件	32
表 11. 内嵌复位和电源控制模块特性	33
表 12. 可编程电压检测器特性	34
表 13. 内置的参照电压	34
表 14. 运行模式下的典型电流消耗	35
表 15. 睡眠模式下的典型电流消耗	36
表 16. 运行模式下的最大电流消耗	37
表 17. 睡眠模式下的最大电流消耗	38
表 18. 停机和待机模式下的典型和最大电流消耗	38
表 19. 内置外设的电流消耗	41
表 20. 高速外部用户时钟特性	42
表 21. 低速外部用户时钟特性	43
表 22. HSE 4~25 MHz 振荡器特性	44
表 23. LSE 振荡器特性 ($f_{LSE} = 32.768 \text{ kHz}$)	45
表 24. HSI 振荡器特性	46
表 25. LSI 振荡器特性	46
表 26. 低功耗模式的唤醒时间	47
表 27. PLL 特性	48
表 28. 闪存存储器特性	48
表 29. 闪存存储器寿命和数据保存期限	48
表 30. EMS 特性	49

表 31. ESD 绝对最大值	50
表 32. 电气敏感性.....	50
表 33. I/O 静态特性	51
表 34. 输出电压特性	52
表 35. 输入交流特性	53
表 36. NRST 引脚特性	54
表 37. TMRx 特性.....	54
表 38. SPI 特性.....	55
表 39. I ² S 特性.....	57
表 40. ADC 特性	59
表 41. $f_{ADC} = 14 \text{ MHz}$ 时的最大 R_{AIN}	60
表 42. $f_{ADC} = 28 \text{ MHz}$ 时的最大 R_{AIN}	60
表 43. ADC 精度.....	61
表 44. 比较器特性.....	63
表 45. 温度传感器特性	64
表 46. LQFP48 – 7 x 7 mm 48 引脚薄型正方扁平封装机械数据	66
表 47. LQFP32 – 7 x 7 mm 32 引脚薄型正方扁平封装机械数据	68
表 48. QFN32 – 5 x 5 mm 32 引脚正方扁平无引线封装机械数据	70
表 49. QFN32 – 4 x 4 mm 32 引脚正方扁平无引线封装机械数据	72
表 50. QFN28 – 4 x 4 mm 28 引脚正方扁平无引线封装机械数据	74
表 51. TSSOP20 – 6.5 x 4.4 mm 20 引脚纤薄紧缩小尺寸封装机械数据.....	76
表 52. 封装的热特性	77
表 53. AT32F421 系列订货代码信息图示.....	78
表 54. 文档版本历史	79

图目录

图 1. AT32F421 系列功能框图.....	12
图 2. 时钟树.....	15
图 3. AT32F421 系列 LQFP48 引脚分布.....	22
图 4. AT32F421 系列 LQFP32 引脚分布.....	22
图 5. AT32F421 系列 QFN32 引脚分布.....	23
图 6. AT32F421 系列 QFN28 引脚分布.....	23
图 7. AT32F421 系列 TSSOP20 引脚分布.....	24
图 8. 存储器图.....	28
图 9. 引脚的负载条件.....	29
图 10. 引脚输入电压.....	29
图 11. 供电方案.....	30
图 12. 电流消耗测量方案.....	30
图 13. 上电复位和掉电复位的波形图.....	33
图 14. 调压器在运行模式时， 停机模式下的典型电流消耗在不同的 V_{DD} 时与温度的对比.....	39
图 15. 调压器在低功耗模式时， 停机模式下的典型电流消耗在不同的 V_{DD} 时与温度的对比.....	39
图 16. 待机模式下的典型电流消耗在不同的 V_{DD} 时与温度的对比.....	40
图 17. 外部高速时钟源的交流时序图.....	42
图 18. 外部低速时钟源的交流时序图.....	43
图 19. 使用 8 MHz 晶体的典型应用.....	44
图 20. 使用 32.768 kHz 晶体的典型应用.....	45
图 21. HSI 振荡器精度与温度的对比.....	46
图 22. 建议的 NRST 引脚保护.....	54
图 23. SPI 时序图 – 从模式和 CPHA = 0.....	56
图 24. SPI 时序图 – 从模式和 CPHA = 1.....	56
图 25. SPI 时序图 – 主模式.....	56
图 26. I ² S 从模式时序图（Philips 协议）.....	57
图 27. I ² S 主模式时序图（Philips 协议）.....	58
图 28. ADC 精度特性.....	61
图 29. 使用 ADC 典型的连接图.....	62
图 30. 比较器迟滞图.....	63

图 31. V_{SENSE} 对温度理想曲线图	64
图 32. LQFP48 – 7 x 7 mm 48 引脚薄型正方扁平封装图	65
图 33. LQFP48 – 7 x 7 mm 标记（封装俯视图）	66
图 34. LQFP32 – 7 x 7 mm 32 引脚薄型正方扁平封装图	67
图 35. LQFP32 – 7 x 7 mm 标记（封装俯视图）	68
图 36. QFN32 – 5 x 5 mm 32 引脚正方扁平无引线封装图	69
图 37. QFN32 – 5 x 5 mm 标记（封装俯视图）	70
图 38. QFN32 – 4 x 4 mm 32 引脚正方扁平无引线封装图	71
图 39. QFN32 – 4 x 4 mm 标记（封装俯视图）	72
图 40. QFN28 – 4 x 4 mm 28 引脚正方扁平无引线封装图	73
图 41. QFN28 – 4 x 4 mm 标记（封装俯视图）	74
图 42. TSSOP20 – 6.5 x 4.4 mm 20 引脚纤薄紧缩小尺寸封装图	75
图 43. TSSOP20 – 6.5 x 4.4 mm 标记（封装俯视图）	76

1 介绍

本文给出了AT32F421系列产品的订购信息和器件的机械特性。

AT32F421系列数据手册，必须结合[AT32F421系列参考手册](#)一起阅读。有关闪存存储器的编程、擦除和保护等信息，也可在[AT32F421系列参考手册](#)中取得。

有关Cortex™-M4核心的相关信息，请参考Cortex-M4技术参考手册，可以在[ARM公司的网站](#)下载：
<http://infocenter.arm.com>

2 规格说明

AT32F421系列微控制器使用高性能的ARM®Cortex™-M4 32位的RISC内核，工作最大频率为120 MHz，Cortex™-M4内核具有一组DSP指令和提高应用安全性的一个存储器保护单元（MPU）。

AT32F421系列内置高速嵌入式存储器（高达64 K字节的闪存和16 K字节的SRAM），丰富的增强I/O端口和联接到两条APB总线的外设。内置存储器可设置任意范围程序区受sLib保护，成为执行代码安全库区。

器件包含1个12位的ADC、1个模拟比较器、5个通用16位定时器、和1个高级定时器，还包含标准和先进的通信接口：多达2个I²C接口、2个SPI接口（复用为I²S接口）、2个USART接口、和1个红外发射器。

AT32F421系列工作于-40 °C至+105 °C的温度范围，供电电压2.4 V至3.6 V，省电模式保证低功耗应用的要求。

AT32F421系列微控制器产品提供包括从20脚至48脚的6种不同封装形式；根据不同的封装形式，其成员之间是完全地脚对脚兼容，软件和功能上也兼容，仅器件中的外设配置不尽相同。下面给出了该系列产品中所有外设的基本介绍。


表 2. AT32F421 系列器件功能和配置

型号	AT32F421xxP7			AT32F421xxU7			AT32F421xxU7-4			AT32F421xxU7			AT32F421xxT7			AT32F421xxT7			
	F4	F6	F8	G4	G6	G8	K4	K6	K8	K4	K6	K8	K4	K6	K8	C4	C6	C8	
频率 (MHz)	120																		
闪存 (K 字节)	16	32	64	16	32	64	16	32	64	16	32	64	16	32	64	16	32	64	
SRAM (K 字节)	8	16	16	8	16	16	8	16	16	8	16	16	8	16	16	8	16	16	
定时器	高级	1		1			1			1			1			1			
	16 位通用	5		5			5			5			5			5			
	基本	1		1			1			1			1			1			
	SysTick	1		1			1			1			1			1			
	IWDG	1		1			1			1			1			1			
	WWDG	1		1			1			1			1			1			
	ERTC	1		1			1			1			1			1			
通信接口	I ² C	2		2			2			2			2			2			
	SPI/I ² S	1/1 ⁽¹⁾		2/2			2/2			2/2			2/2			2/2			
	USART+UART	1+1 ⁽²⁾		2+0			2+0			2+0			2+0			2+0			
	红外发射器	1		1			1			1			1			1			
模拟	12 位 ADC 转换器/ 外部通道数	1		1			1			1			1			1			
	比较器	9		10			11			11			10			15			
GPIO		1		1			1			1			1			1			
工作温度		-40 °C 至+105 °C																	
封装形式		TSSOP20 6.5 x 4.4 mm			QFN28 4 x 4 mm			QFN32 4 x 4 mm			QFN32 5 x 5 mm			LQFP32 7 x 7 mm			LQFP48 7 x 7 mm		

(1) 在TSSOP20封装上仅支持SPI1。

(2) 在TSSOP20封装上USART2保留全部引脚；USART1仅有TX和RX脚，因此只能作UART用。

图 1. AT32F421 系列功能框图



3 功能概述

3.1 ARM®Cortex™-M4，配有 DSP 指令

ARM Cortex™-M4是最新一代的嵌入式ARM处理器，它为实现MCU的需要提供了低成本的平台、缩减的引脚数目、降低的系统功耗，同时提供卓越的计算性能和先进的中断系统响应。

ARM Cortex™-M4处理器是一款32位的RISC处理器，具有优异的代码效率，采用通常8位和16位器件的存储器空间即可发挥ARM®内核的高性能。

该处理器支持一组DSP指令，能够实现有效的信号处理和复杂的算法执行。

AT32F421系列与所有的ARM工具和软件兼容。

图1是该系列产品的功能框图。

3.2 存储器

3.2.1 闪存存储器

内置高达64 K字节的闪存存储器，用于存放程序和数据。内置存储器可指定任意一范围程序区受sLib保护，成为仅能执行无法被读取的执行代码安全库区。sLib是基于保护方案商代码安全之下，又顾及客户便于进行二次开发而设计的。

片上另有4 K字节的系统存储器，启动加载程序（Bootloader）存放于其中。用户若无启动加载程序使用需求，可一次性将系统存储器配置成一般用户程序和数据区使用。

另外片上包含选项字节区块，用于配置读写保护、软件/硬件看门狗等硬件设置行为。选项字节对于存储器提供写保护和读保护各自设置功能，其中读保护有2个级别可配置。

3.2.2 存储器保护单元（MPU）

存储器保护单元（MPU）用于管理CPU对存储器的访问，防止一个任务意外损坏另一个激活任务所使用的存储器或资源。此存储区被组织为最多8个保护区，还可依次再被分为最多8个子区。保护区大小可为32字节至可寻址存储器的整个4 G字节。

若应用中有一些关键的或认证的代码必须受到保护，以免被其它任务的错误行为影响，则MPU尤其有用。它通常由RTOS（实时操作系统）管理。若程序访问的存储器位置被MPU禁止，则RTOS可检测到它并采取行动。在RTOS环境中，内核可基于执行的进程，动态更新MPU区的设置。

MPU是可选的，若应用不需要则可绕过。

3.2.3 内置 SRAM

高达16 K字节的嵌入式SRAM，CPU能以零等待周期访问（读/写）。

3.3 循环冗余校验（CRC）计算单元

CRC（循环冗余校验）计算单元使用一个固定的多项式发生器，从一个32位的数据字产生一个CRC码。在众多的应用中，基于CRC的技术被用于验证数据传输或存储的一致性。根据EN/IEC60335-1标准的规定，这些技术提供了一种检测闪存存储器错误的手段。CRC计算单元有助于在运行期间计算软件的签名，并将该签名与链接时生成并存储在指定存储单元的参考签名加以比较。

3.4 中断和事件

3.4.1 嵌套的向量式中断控制器（NVIC）

AT32F421系列产品内置嵌套的向量式中断控制器，可管理16个优先级，处理Cortex™-M4内核的最多28个可屏蔽中断通道及16个中断线。

- 紧耦合的NVIC能够达到低延迟的中断响应处理
- 中断向量入口地址直接进入内核
- 紧耦合的NVIC接口
- 允许中断的早期处理
- 处理晚到的较高优先级中断
- 支持中断尾部链接功能
- 自动保存处理器状态
- 中断返回时自动恢复，无需额外指令开销

该模块以最小的中断延迟提供灵活的中断管理功能。

3.4.2 外部中断/事件控制器（EXTI）


外部中断/事件控制器包含20个边沿检测器，用于产生中断/事件请求。每个中断线都可以独立地配置它的触发事件（上升沿触发、下降沿触发、或双边沿触发），并能够单独地被屏蔽；有一个挂起寄存器维持所有中断请求的状态。EXTI可以检测到脉冲宽度小于内部AHB的时钟周期。外部中断其中最多有16根可从GPIO中选择连接。

3.5 时钟和启动

系统时钟的选择是在启动时进行，复位时内部48 MHz的RC振荡器（HSI）经6分频后（8 MHz）被选为默认的CPU时钟，随后可以选择外部的、具失效监控的4~25 MHz时钟（HSE）；当检测到外部时钟失效时，它将被隔离，系统将自动地切换到内部的RC振荡器（HSI），如果使能了中断，软件可以接收到相应的中断。同样，在需要时可以采取对PLL时钟完全的中断管理（例如当一个间接使用的外部振荡器失效时）。

多个预分频器用于配置AHB的频率、APB（APB1和APB2）区域。AHB和APB的最高频率是120 MHz。参考图2的时钟驱动框图。

图 2. 时钟树



3.6 启动模式

在启动时，通过BOOT0引脚和用户选择字节nBOOT1位设置可以选择三种启动模式中的一种：

- 从用户闪存存储器启动；
- 从系统存储器启动；
- 从内部SRAM启动。

启动加载程序（Bootloader）存放于系统存储器中，可以通过USART1或USART2对闪存重新编程。[表3](#)提供启动加载程序（Bootloader）对AT32F421的管脚配置。

表 3. 启动加载程序（Bootloader）的管脚配置

外设	对应管脚
USART1	PA9: USART1_TX PA10: USART1_RX
USART2	PA2: USART2_TX PA3: USART2_RX

3.7 电源管理

3.7.1 供电方案

- $V_{DD} = 2.4 \sim 3.6 \text{ V}$: 通过 V_{DD} 引脚为I/O引脚、ERTC、外部32 kHz振荡器、后备寄存器和内部调压器供电。
- $V_{DDA} = 2.4 \sim 3.6 \text{ V}$: 通过 V_{DDA} 引脚为A/D转换器和COMP比较器供电。 V_{DDA} 和 V_{SSA} 必须分别连接到 V_{DD} 和 V_{SS} 。

关于如何连接电源引脚的详细信息，参见[图11](#)供电方案。

3.7.2 电源监控器

本产品内部集成了上电复位（POR）/掉电复位（PDR）电路，该电路始终处于工作状态，可确保器件在电压不低于2.4 V时能够正常工作；当 V_{DD} 低于规定阈值（ $V_{POR/PDR}$ ）时，置器件于复位状态，无需使用外部复位电路。

器件中还有一个可编程电压监测器（PVD），它监视 V_{DD} 供电并与 V_{PVD} 阈值比较，当 V_{DD} 低于或高于 V_{PVD} 阈值时产生中断，中断处理程序可以发出警告信息或将微控制器转入安全模式。PVD功能需要通过软件使能。关于 $V_{POR/PDR}$ 和 V_{PVD} 的值参考[表11](#)和[表12](#)。

3.7.3 调压器

调压器有三个操作模式：主模式（MR）、低功耗模式（LPR）、和关断模式

- 主模式（MR）用于正常的运行操作和CPU的停机模式；
- 低功耗模式（LPR）可用于CPU的停机模式；
- 关断模式用于CPU的待机模式：调压器的输出为高阻状态，内核电路的供电切断，调压器处于零消耗状态。（但寄存器和SRAM的内容将丢失。）

该调压器在复位后始终处于工作状态，在待机模式下关闭处于高阻输出。

3.7.4 低功耗模式

AT32F421系列产品支持三种低功耗模式，可以在要求低功耗、短启动时间和多种唤醒事件之间达到最佳的平衡。

- 睡眠模式

在睡眠模式，只有CPU停止工作，所有外设继续运行并可在发生中断/事件时唤醒CPU。

- 停机模式

停机模式下可以实现低功耗，同时保持SRAM和寄存器的内容。此时，1.2 V域中的所有时钟都会停止，PLL、HSI振荡器、和HSE晶体振荡器也被关闭。还可以将调压器置于正常模式

（MR）或低功耗模式（LPR），其中低功耗模式还可调降调压器输出电压，进一步减小功耗。

可以通过任一配置成EXTI的信号把微控制器从停机模式中唤醒，EXTI信号可以是16个外部I/O口之一、PVD的输出、ERTC闹钟/入侵检测/时间戳事件、或COMP的唤醒信号。

- 待机模式

待机模式下可达到最低功耗。此时，内部的电压调压器被关闭，因此整个内部1.2 V部分的供电被切断。PLL、HSI的RC振荡器和HSE晶体振荡器也被关闭。进入待机模式后，SRAM和寄存器的内容将消失，但RTC域寄存器和后备寄存器的内容仍然保留，待机电路仍工作。

发生NRST上的外部复位信号、IWDG复位、WKUPx引脚上的一个上升边沿、或者触发ERTC闹钟/入侵检测/时间戳事件，器件从待机模式退出。

注：在进入停机或待机模式时，ERTC、IWDG和对应的时钟不会被停止。

3.8 直接存储器访问控制器（DMA）

5通道通用DMA可以管理存储器到存储器、设备到存储器和存储器到设备的数据传输。

DMA控制器支持环形缓冲区的管理，当控制器到达缓冲区末尾时，无需通过用户代码进行干预。

每个通道都有专门的硬件DMA请求逻辑，同时可以由软件触发每个通道。传输的长度、传输的源地址和目标地址都可以通过软件单独设置。

DMA可以用于主要的外设：SPI，I²S，I²C，USART，所有定时器TMRx（除了TMR14），和ADC。

3.9 增强型实时时钟（ERTC）和后备寄存器

后备域包括：

- 增强型实时时钟（ERTC）
- 5个32位后备寄存器

增强型实时时钟（ERTC）是一个独立的BCD定时器/计数器。它支持下列功能：

- 日历具有秒、分、小时（12或24小时格式）、星期几、日、月、年，格式为BCD（二进制十进制数）。
- 提供二进制格式的亚秒值。
- 自动调整每月的天数为28、29（闰年）、30、还是31天。
- 可编程闹钟具有从停止和待机模式唤醒的能力。
- 可运行时纠正1到32767个ERTC时钟脉冲。这可用于将ERTC与主时钟同步。
- 数字校准电路具有1 ppm的分辨率，以补偿石英晶振的不准确性。
- 防篡改检测引脚具有可编程的滤波器。当检测到篡改事件时，MCU可从停止及待机模式唤醒。
- 时间戳特性可用于保存日历内容。此功能可由时间戳引脚上的事件触发，或由篡改事件触发。当检测到时间戳事件时，MCU可从停止及待机模式唤醒。
- 参考时钟检测：可使用更加精确的第二时钟源（50或60 Hz）来提高日历的精确度。

闹钟寄存器用于在特定的时间生成闹钟，可单独屏蔽日历字段以比较闹钟。

20位的预分频器用于时间基准时钟。默认情况下，它被配置为从32.768 kHz时钟生成1秒的时间基准。

后备寄存器为32位寄存器，用于存储20字节的用户应用数据。后备寄存器不会在系统复位时复位，也不会再在器件从待机模式唤醒时复位。

其它32位寄存器还包含可编程的闹钟亚秒、秒、分钟、小时、星期几和日期。

ERTC时钟源可为：

- 32.768 kHz的外部晶振、谐振器、或振荡器（LSE）；
- 内部低功耗RC振荡器（LSI），典型频率为40 kHz；
- 高速外部时钟（HSE）的32分频。

3.10 定时器和看门狗

AT32F421系列产品包含最多1个高级定时器、5个普通定时器、1个基本定时器、以及2个看门狗定时器、和1个系统滴答定时器。

下表比较了不同定时器的功能：

表 4. 定时器功能比较

定时器类型	定时器	计数器分辨率	计数器类型	预分频系数	产生 DMA 请求	捕获/比较通道	互补输出
高级	TMR1	16 位	递增, 递减, 递增/递减	1~65536 之间的任意整数	有	4	3
通用	TMR3	16 位	递增, 递减, 递增/递减	1~65536 之间的任意整数	有	4	无
	TMR14	16 位	递增	1~65536 之间的任意整数	无	1	无
	TMR15	16 位	递增	1~65536 之间的任意整数	有	2	1
	TMR16 TMR17	16 位	递增	1~65536 之间的任意整数	有	1	1
基本	TMR6	16 位	递增	1~65536 之间的任意整数	有	无	无

3.10.1 高级定时器 (TMR1)

一个高级定时器 (TMR1) 可以被看成是分配到6个通道的三相PWM发生器, 具有带可编程死区插入的互补PWM输出, 还可以被当成完整的通用定时器。四个独立的通道可以用于:

- 输入捕获
- 输出比较
- 具有全调制能力 (0~100%) 的PWM生成 (边缘或中心对齐模式)
- 单脉冲模式输出

在调试模式下, 计数器可以被冻结, 同时PWM输出被禁止, 从而切断由这些输出所控制的开关。

高级定时器很多功能都与通用的TMR定时器相同, 内部结构也相同, 因此高级定时器可以通过定时器链接功能与通用定时器协同操作, 提供同步或事件链接功能。

3.10.2 通用定时器 (TMR3, TMR14, TMR15, TMR16, 和 TMR17)

AT32F421系列产品中, 内置了多达5个可同步运行的通用定时器。每个通用定时器都可用于生成PWM输出, 或作为简单时间基准。

● TMR3

TMR3是基于一个16位动加载递增/递减计数器和一个16位的预分频器。这个定时器在最大的封装配置中可提供4个独立的通道, 每个通道都可用于输入捕获、输出比较、PWM和单脉冲模式输出。

TMR3还能通过定时器链接功能与高级定时器共同工作，提供同步或事件链接功能。TMR3能用于产生PWM输出。TMR3还能够处理增量编码器的信号，也能处理1至3个霍尔传感器的数字输出。

在调试模式下，计数器可以被冻结。TMR3有独立的DMA请求机制。

- **TMR14**

该定时器基于一个16位的自动加载递增计数器、一个16位的预分频器和1个独立的通道，每个通道都可用于输入捕获、输出比较、PWM和单脉冲模式输出，可以与全功能通用定时器同步，也可以用作简单的定时器。

在调试模式下，计数器可以被冻结。

- **TMR15, TMR16, 和TMR17**

这三个通用定时器具有16位自动重载递增计数器和16位预分频器。TMR15具有2个通道和1个互补通道，TMR16和TMR17具有1个通道和1个互补通道。所有通道都可用于输入捕获/输出比较，PWM或单脉冲模式输出。

这些定时器可通过定时器链接功能协同工作，提供同步或事件链接功能。

在调试模式下，计数器可以被冻结。这些定时器有独立的DMA请求生成机制。

3.10.3 基本定时器（TMR6）

这个定时器是当成通用的16位时基计数器。

3.10.4 独立看门狗（IWDG）

独立的看门狗是基于一个8位的预分频器和一个12位的递减计数器，它由一个内部独立的40 kHz的RC振荡器提供时钟；因为这个RC振荡器独立于主时钟，所以它可运行于停机和待机模式。它可以被当成看门狗用于在发生问题时复位整个系统，或作为一个自由定时器为应用程序提供超时管理。通过选择字节可以配置成是软件或硬件启动看门狗。在调试模式下，计数器可以被冻结。

3.10.5 窗口看门狗（WWDG）

窗口看门狗是基于一个可设置成自由运行的7位递减计数器。它可以被当成看门狗用于在发生问题时复位整个系统。它由APB1时钟驱动，具有早期预警中断功能。在调试模式下，计数器可以被冻结。

3.10.6 系统滴答定时器（SysTick）

这个定时器是专用于实时操作系统，也可当成一个通用的递减计数器。它具有下述特性：

- 24位的递减计数器
- 自动重加载功能
- 当计数器为0时，产生一个可屏蔽系统中断
- 可编程时钟源（HCLK或HCLK/8）

3.11 内部集成电路总线 (I²C)

2个I²C总线接口，能够工作于多主模式或从模式，支持标准模式（最高100 kHz）和快速模式（最高400 kHz）。I²C总线频率可以最高增加到1 MHz。想要获得更完整详细的解决方案，可以联系邻近的雅特力销售处寻求技术支持。

I²C接口支持7位或10位寻址，7位从模式时支持双从地址寻址。内置了硬件CRC发生器/校验器。

它们可以使用DMA操作并支持SMBus总线2.0版/PMBus总线。

3.12 通用同步/异步收发器 (USART)

AT32F421系列产品中，内置了2个通用同步/异步收发器 (USART1和USART2)。

这2个USART接口提供异步通信、支持IrDA SIR ENDEC传输编解码、多处理器通信模式、主同步通信、单线半双工通信模式、和LIN主/从功能。2个USART接口具有硬件的CTS和RTS信号管理、兼容ISO7816的智能卡模式。2个USART接口都可以使用DMA操作。可配置为TX/RX引脚互换。

2个USART接口通信速率均可达7.5兆位/秒。

3.13 串行外设接口 (SPI) /内部集成音频接口 (I²S)

2个SPI接口，在从或主模式下，全双工和半双工的通信速率可达50兆位/秒。3位的预分频器可产生8种主模式频率，可配置成每帧8位或16位。硬件的CRC产生/校验支持基本的SD卡、MMC模式和SDHC模式。

2个标准的I²S接口（与SPI复用）可以工作于主或从模式，这2个接口可以配置为16位、24位、或32位传输，亦可配置为输入或输出通道，支持音频采样频率从8 kHz到192 kHz。当任一个I²S接口配置为主模式，它的主时钟可以以256倍采样频率输出给外部的DAC或CODEC（解码器）。

所有的SPI接口都可以使用DMA操作。

3.14 红外发射器 (IR)

AT32F421器件提供了红外发射器解决方案。该解决方案基于TMR16、USART1、或USART2与TMR17间的内部连接。TMR17用于提供载波频率，TMR16、USART1、或USART2提供要发送的主信号。红外输出信号在PB9或PA13上可用。

为生成红外遥控信号，必须正确配置TMR16通道1和TMR17通道1以生成正确的波形。所有标准IR脉冲调制模式都可通过编程两个定时器输出比较通道获得。

3.15 通用输入输出口 (GPIO)

每个GPIO引脚都可以由软件配置成输出（推挽或开漏）、输入（带或不带上拉或下拉）或复用的外设功能端口。多数GPIO引脚都与数字或模拟的复用外设共享。

在需要的情况下，I/O引脚的外设功能可以通过一个特定的操作锁定，以避免对I/O寄存器执行意外写操作。

3.16 模拟/数字转换器（ADC）

AT32F421系列产品，内嵌1个12位的模拟/数字转换器（ADC），共享多达15个外部通道和3个内部（温度传感器、内部参考电压、和 V_{SSA} ）通道，可以实现单次或扫描转换。在扫描模式下，自动进行在选定的一组模拟输入上的转换。

ADC可以使用DMA操作。

模拟看门狗功能允许非常精准地监视一路、多路或所有选中的通道，当被监视的信号超出预置的阈值时，将产生中断。

由通用定时器（TMRx）和高级定时器（TMR1）产生的事件，可以分别内部级联到ADC的开始触发和注入触发，应用程序能使ADC转换与时钟同步。

3.16.1 温度传感器

温度传感器产生一个随温度线性变化的电压 V_{SENSE} ，转换范围在 $2.4\text{ V} \leq V_{DDA} \leq 3.6\text{ V}$ 之间。温度传感器在内部被连接到ADC_IN16的输入通道上，用于将传感器的输出转换为数字数值。

3.16.2 内部参考电压（ V_{REFINT} ）

内部参考电压（ V_{REFINT} ）为ADC和比较器提供了一个稳定的电压输出。 V_{REFINT} 内部连接到ADC_IN17输入通道上，用于将 V_{REFINT} 的输出转换为数字数值。

3.17 比较器（COMP）

AT32F421器件内置一个轨到轨比较器（COMP），具有可编程的参考电压（内部或外部）、迟滞和速度、可选的输出极性，带消隐输出功能以及干扰滤波器。

参考电压可为以下之一：

- 外部I/O
- 内部参考电压（ V_{REFINT} ）或其约数（1/4、1/2、3/4）。请参考表13以获取内部参考电压的值和精度。

比较器可从停机模式唤醒，也可为定时器生成中断和断开。

3.18 串行线调试口（SW-DP）

内嵌ARM的SW-DP接口，这是一个串行线调试的接口，可以实现串行线调试接口连接到目标，实现对目标的烧录及调试。

4 引脚定义



图 3. AT32F421 系列 LQFP48 引脚分布

图 4. AT32F421 系列 LQFP32 引脚分布





图 5. AT32F421 系列 QFN32 引脚分布

图 6. AT32F421 系列 QFN28 引脚分布


图 7. AT32F421 系列 TSSOP20 引脚分布



下表为AT32F421系列引脚定义，“-”表示对应封装下没有该引脚。

表 5. AT32F421 系列引脚定义

引脚号					引脚名称 (复位后功能)	引脚类型 ⁽¹⁾	I/O结构 ⁽²⁾	复用功能	附加功能
TSSOP20	QFN28	QFN32	LQFP32	LQFP48					
-	-	1	1	1	V _{DD}	S	-	数字电源	
-	-	-	-	2	PC13	I/O	FT	-	TAMPER-RTC / WKUP2
-	-	-	-	3	PC14 / OSC32_IN (PC14)	I/O	TC	-	OSC32_IN
-	-	-	-	4	PC15 / OSC32_OUT (PC15)	I/O	TC	-	OSC32_OUT
2	2	2	2	5	PF0 / OSC_IN (PF0)	I/O	TC	I2C1_SDA	OSC_IN
3	3	3	3	6	PF1 / OSC_OUT (PF1)	I/O	TC	I2C1_SCL	OSC_OUT
4	4	4	4	7	NRST	I/O	R	器件复位输入 / 内部复位输出 (低电平有效)	
-	-	-	-	8	V _{SSA} / V _{REF-}	S	-	模拟地 / 负参考电压	
5	5	5	5	9	V _{DDA} / V _{REF+}	S	-	模拟供电 / 正参考电压	
6	6	6	6	10	PA0	I/O	FTa	TMR1_ETR / USART2_CTS / I2C2_SCL / COMP_OUT	ADC_IN0 / COMP_INP2 / COMP_INM6 / WKUP1
7	7	7	7	11	PA1	I/O	FTa	TMR15_CH1N / USART2_RTS / I2C2_SDA / EVENTOUT	ADC_IN1 / COMP_INP1
8	8	8	8	12	PA2	I/O	FTa	TMR15_CH1 / USART2_TX	ADC_IN2 / COMP_INM7
9	9	9	9	13	PA3	I/O	FTa	TMR15_CH2 / USART2_RX / I2S2_MCK	ADC_IN3
10	10	10	10	14	PA4	I/O	FTa	TMR14_CH1 / USART2_CK / SPI1_NSS / I2S1_WS	ADC_IN4 / COMP_INM4
11	11	11	11	15	PA5	I/O	FTa	SPI1_SCK / I2S1_CK	ADC_IN5 / COMP_INP0 / COMP_INM5
12	12	12	12	16	PA6	I/O	FTa	TMR1_BKIN / TMR3_CH1 / TMR16_CH1 / SPI1_MISO / I2S1_MCK / I2S2_MCK / COMP_OUT / EVENTOUT	ADC_IN6
13	13	13	13	17	PA7	I/O	FTa	TMR1_CH1N / TMR3_CH2 / TMR14_CH1 / TMR17_CH1 / SPI1_MOSI / I2S1_SD / EVENTOUT	ADC_IN7
-	14	14	14	18	PB0	I/O	FTa	TMR1_CH2N / TMR3_CH3 / USART2_RX / I2S1_MCK / EVENTOUT	ADC_IN8
14	15	15	15	19	PB1	I/O	FTa	TMR1_CH3N / TMR3_CH4 / TMR14_CH1 / SPI2_SCK / I2S2_CK	ADC_IN9
-	-	16	-	20	PB2	I/O	FTa	TMR3_ETR	ADC_IN10

引脚号					引脚名称 (复位后功能)	引脚类型 ⁽¹⁾	I/O结构 ⁽²⁾	复用功能	附加功能
TSSOP20	QFN28	QFN32	LQFP32	LQFP48					
-	-	-	-	21	PB10	I/O	FT	SPI2_SCK / I2S2_CK / I2C2_SCL	-
-	-	-	-	22	PB11	I/O	FT	I2C2_SDA / EVENTOUT	-
15	16	-	16	23	V _{SS}	S	-	数字地	
16	17	17	17	24	V _{DD}	S	-	数字电源	
-	-	-	-	25	PB12	I/O	FTa	TMR1_BKIN / TMR15_BKIN / SPI2_NSS / I2S2_WS / I2C2_SMBA / EVENTOUT	ADC_IN11
-	-	-	-	26	PB13	I/O	FTa	TMR1_CH1N / SPI2_SCK / I2S2_CK / I2C2_SCL	ADC_IN12
-	-	-	-	27	PB14	I/O	FTa	TMR1_CH2N / TMR15_CH1 / SPI2_MISO / I2S2_MCK / I2C2_SDA	ADC_IN13
-	-	-	-	28	PB15	I/O	FTa	TMR1_CH3N / TMR15_CH2 / TMR15_CH1N / SPI2_MOSI / I2S2_SD	ADC_IN14 / RTC_REFIN / WKUP7
-	18	18	18	29	PA8	I/O	FT	TMR1_CH1 / USART1_CK / UART2_TX / I2C2_SCL / CLKOUT / EVENTOUT	-
17	19	19	19	30	PA9	I/O	FT	TMR1_CH2 / TMR15_BKIN / USART1_TX / I2C1_SCL / I2C2_SMBA / CLKOUT	-
18	20	20	20	31	PA10	I/O	FT	TMR1_CH3 / TMR17_BKIN / USART1_RX / I2C1_SDA	-
17 ⁽³⁾	- ⁽⁴⁾	21	21	32	PA11	I/O	FT	TMR1_CH4 / USART1_CTS / I2C1_SMBA / I2C2_SCL / COMP_OUT / EVENTOUT	-
18 ⁽³⁾	- ⁽⁴⁾	22	22	33	PA12	I/O	FT	TMR1_ETR / USART1_RTS / I2C2_SDA / EVENTOUT	-
19	21	23	23	34	PA13 (SWDIO ⁽⁵⁾)	I/O	FT	PA13 / IR_OUT / SPI2_MISO / I2S2_MCK	-
-	-	-	-	35	PF6	I/O	FT	I2C2_SCL	-
-	-	-	-	36	PF7	I/O	FT	I2C2_SDA	-
20	22	24	24	37	PA14 (SWCLK ⁽⁵⁾)	I/O	FT	PA14 / USART2_TX / SPI2_MOSI / I2S2_SD	-
-	23	25	25	38	PA15	I/O	FT	USART2_RX / SPI1_NSS / I2S1_WS / SPI2_NSS / I2S2_WS / EVENTOUT	-
-	24	26	26	39	PB3	I/O	FT	SPI1_SCK / I2S1_CK / SPI2_SCK / I2S2_CK / EVENTOUT	-
-	25	27	27	40	PB4	I/O	FT	TMR3_CH1 / TMR17_BKIN / SPI1_MISO / I2S1_MCK / SPI2_MISO / I2S2_MCK / I2C2_SDA / EVENTOUT	-

引脚号					引脚名称 (复位后功能)	引脚类型 ⁽¹⁾	I/O结构 ⁽²⁾	复用功能	附加功能
TSSOP20	QFN28	QFN32	LQFP32	LQFP48					
-	26	28	28	41	PB5	I/O	FT	TMR3_CH2 / TMR16_BKIN / SPI1_MOSI / I2S1_SD / SPI2_MOSI / I2S2_SD / I2C1_SMBA	WKUP6
-	27	29	29	42	PB6	I/O	FT	TMR16_CH1N / USART1_TX / I2S1_MCK / I2C1_SCL	-
-	28	30	30	43	PB7	I/O	FT	TMR17_CH1N / USART1_RX / I2C1_SDA	-
1	1	31	31	44	BOOT0	I	B	启动模式选择0	
-	-	32	-	45	PB8	I/O	FT	TMR16_CH1 / I2C1_SCL	
-	-	-	-	46	PB9	I/O	FT	TMR17_CH1 / IR_OUT / SPI2_NSS / I2S2_WS / I2S1_MCK / I2C1_SDA / EVENTOUT	
-	-	-	32	47	V _{SS}	S	-	数字地	
-	-	-	-	48	V _{DD}	S	-	数字电源	
-	29	33	-	-	EPAD (V _{SS} /V _{SSA})	S	-	数字地 / 模拟地	

(1) I = 输入, O = 输出, S = 电源。

(2) TC = 标准电平, FT = 一般5 V电平容忍, FTa = 带模拟功能5 V电平容忍, R = 配有内置弱上拉电阻的双向复位引脚, B = 配有内置弱下拉电阻的专用BOOT0引脚。FTa引脚设置为输入浮空、输入上拉、或输入下拉时, 具有5V电平容忍特性; 设置为模拟模式时, 不具5V电平容忍特性, 此时输入电平必须小于V_{DD} + 0.3V。


(3) 在TSSOP20封装上支持PA11/PA12及其复用功能透过软件重映射取代原PA9/PA10及其复用功能。

(4) 在QFN28封装上, 即使PA11和PA12在封装上不可用, 它们应被作为未使用的引脚对待。硬件不会将其强制为固定的电平, 建议软件将它们设置为输出固定电平或模拟模式, 以防止漏电。

(5) 复位后, PA13/PA14引脚被配置为复用功能SWDIO/SWCLK, 此时SWDIO引脚的内部上拉电阻和SWCLK引脚的内部下拉电阻为开启状态。

5 存储器映像

图 8. 存储器图



6 电气特性

6.1 测试条件

除非特别说明，所有电压的都以 V_{SS} 为基准。

6.1.1 最小和最大数值

除非特别说明，在生产线上在环境温度 $T_A = 25\text{ }^\circ\text{C}$ 和 $T_A = T_{a\text{max}}$ 下执行的测试（ $T_{a\text{max}}$ 与选定的温度范围匹配），所有最小和最大值将在最坏的环境温度、供电电压和时钟频率条件下得到保证。

在每个表格下方的注解中说明为通过综合评估、设计模拟和/或工艺特性得到的数据，不会在生产线上进行测试。

6.1.2 典型数值

除非特别说明，典型数据是基于 $T_A = 25\text{ }^\circ\text{C}$ 和 $V_{DD} = 3.3\text{ V}$ 。这些数据仅用于设计指导而未经测试。


6.1.3 典型曲线

除非特别说明，典型曲线仅用于设计指导而未经测试。

6.1.4 负载电容

测量引脚参数时的负载条件示于图9中。


图 9. 引脚的负载条件



6.1.5 引脚输入电压


引脚上输入电压的测量方式示于图10中。

图 10. 引脚输入电压




6.1.6 供电方案

图 11. 供电方案



6.1.7 电流消耗测量

图 12. 电流消耗测量方案



6.2 绝对最大额定值

加在器件上的载荷如果超过「绝对最大额定值」列表（表6、表7、表8）中给出的值，可能会导致器件永久性地损坏。这里只是给出能承受的最大载荷，并不意味着在此条件下器件的功能性操作无误。器件长期工作在最大值条件下会影响器件的可靠性。

表 6. 电压特性

符号	描述	最小值	最大值	单位
$V_{DD}-V_{SS}$	外部主供电电压（包含 V_{DDA} 和 V_{DD} ） ⁽¹⁾	-0.3	4.0	V
V_{IN}	在FT引脚上的输入电压	$V_{SS}-0.3$	6.0	
	在FTa引脚上的输入电压，引脚设置为输入浮空、输入上拉、或输入下拉模式			
	在TC引脚上的输入电压	$V_{SS}-0.3$	4.0	
在FTa引脚上的输入电压，引脚设置为模拟模式				
$ \Delta V_{DDx} $	不同供电引脚之间的电压差	-	50	mV
$ V_{SSx}-V_{SS} $	不同接地引脚之间的电压差	-	50	

(1) 所有的电源（ V_{DD} 、 V_{DDA} ）和地（ V_{SS} 、 V_{SSA} ）引脚必须始终连接到外部允许范围内的供电系统上。

表 7. 电流特性

符号	描述	最大值	单位
I_{VDD}	外部主供电电压（包含 V_{DDA} 和 V_{DD} ） ⁽¹⁾	150	mA
I_{VSS}	经过 V_{SS} 地线的总电流（流出电流） ⁽¹⁾	150	
I_{IO}	任意I/O和控制引脚上的输出灌电流	25	
	任意I/O和控制引脚上的输出电流	-25	

(1) 所有的电源（ V_{DD} 、 V_{DDA} ）和地（ V_{SS} 、 V_{SSA} ）引脚必须始终连接到外部允许范围内的供电系统上。

表 8. 温度特性

符号	描述	数值	单位
T_{STG}	储存温度范围	-60 ~ +150	°C
T_J	最大结温度	125	

6.3 工作条件

6.3.1 通用工作条件

表 9. 通用工作条件

符号	参数	条件	最小值	最大值	单位
f _{HCLK}	内部AHB时钟频率	-	0	120	MHz
f _{PCLK1}	内部APB1时钟频率	-	0	120	MHz
f _{PCLK2}	内部APB2时钟频率	-	0	120	MHz
V _{DD}	标准工作电压	-	2.4	3.6	V
V _{DDA} ⁽¹⁾	模拟部分工作电压	必须与V _{DD} ⁽¹⁾ 相同	2.4	3.6	V
P _D	功率耗散: T _A = 105 °C	LQFP48 (7 x 7 mm)	-	230	mW
		LQFP32 (7 x 7 mm)	-	243	
		QFN32 (5 x 5 mm)	-	503	
		QFN32 (4 x 4 mm)	-	446	
		QFN28 (4 x 4 mm)	-	446	
		TSSOP20 (6.5 x 4.4 mm)	-	194	
T _A	环境温度	-	-40	105	°C

(1) 建议使用相同的电源为V_{DD}和V_{DDA}供电，在上电和正常操作期间，V_{DD}和V_{DDA}之间最多允许有300 mV的差别。

6.3.2 上电和掉电时的工作条件

下表中给出的参数是依据表9列出的环境温度下测试得出。

表 10. 上电和掉电时的工作条件

符号	参数	条件	最小值	最大值	单位
t _{VDD}	V _{DD} 上升速率	-	0	∞	ms/V
	V _{DD} 下降速率		20	∞	μs/V

6.3.3 内置复位和电源控制模块特性

下表中给出的参数是依据表9列出的环境温度下和 V_{DD} 供电电压下测试得出。

表 11. 内嵌复位和电源控制模块特性

符号	参数	条件	最小值	典型值	最大值	单位
$V_{POR/PDR}$	上电/掉电复位阈值	下降沿	1.62 ⁽¹⁾	1.88	2.16 ⁽²⁾	V
		上升沿	1.73 ⁽²⁾	2.06	2.4	V
$V_{PDRhyst}^{(2)}$	PDR迟滞	-	-	180	-	mV
$T_{RSTTEMPO}^{(2)}$	复位持续时间: V_{DD} 高于 V_{POR} 且持续时间超过 $T_{RSTTEMPO}$ 后CPU开始运行	-	-	4.5	-	ms

(1) 产品的特性由设计保证至最小的数值 $V_{POR/PDR}$ 。

(2) 由设计保证, 不在生产中测试。

图 13. 上电复位和掉电复位的波形图




表 12. 可编程电压检测器特性

符号	参数	条件	最小值	典型值	最大值	单位
VPVD1	PVD阈值1 (PLS[2:0] = 001)	上升沿 ⁽¹⁾	2.19	2.28	2.37	V
		下降沿	2.09	2.18	2.27	V
VPVD2	PVD阈值2 (PLS[2:0] = 010)	上升沿	2.28	2.38	2.48	V
		下降沿	2.18	2.28	2.38	V
VPVD3	PVD阈值3 (PLS[2:0] = 011)	上升沿	2.38	2.48	2.58	V
		下降沿	2.28	2.38	2.48	V
VPVD4	PVD阈值4 (PLS[2:0] = 100)	上升沿	2.47	2.58	2.69	V
		下降沿	2.37	2.48	2.59	V
VPVD5	PVD阈值5 (PLS[2:0] = 101)	上升沿	2.57	2.68	2.79	V
		下降沿	2.47	2.58	2.69	V
VPVD6	PVD阈值6 (PLS[2:0] = 110)	上升沿	2.66	2.78	2.9	V
		下降沿	2.56	2.68	2.8	V
VPVD7	PVD阈值7 (PLS[2:0] = 111)	上升沿	2.76	2.88	3	V
		下降沿	2.66	2.78	2.9	V
VPVDhyst ⁽²⁾	PVD迟滞	-	-	100	-	mV
I _{DD} (PVD)	PVD电流消耗	-	-	20	30 ⁽²⁾	μA

(1) PLS[2:0] = 001电平可能因低于V_{PDR}无法使用。

(2) 由设计保证，不在生产中测试。

6.3.4 内置的参照电压

下表中给出的参数是依据表9列出的环境温度下和V_{DD}供电电压下测试得出。

表 13. 内置的参照电压

符号	参数	条件	最小值	典型值	最大值	单位
V _{REFINT}	内置参照电压	-	1.17	1.20	1.23	V
T _{S_vrefint} ⁽¹⁾	当读出内部参照电压时，ADC的采样时间	-	-	5.1	17.1 ⁽²⁾	μs
T _{Coef} ⁽²⁾	温度系数	-	-120	-	120	ppm/°C

(1) 最短的采样时间是通过应用中的多次循环得到。

(2) 由设计保证，不在生产中测试。

6.3.5 供电电流特性

电流消耗是多种参数和因素的综合指标，这些参数和因素包括工作电压、环境温度、I/O引脚的负载、产品的软件配置、工作频率、I/O脚的翻转速率、以及执行的代码等。

电流消耗的测量方法说明，详见图12。

典型的电流消耗

微控制器处于下述条件下：

- 所有的I/O引脚都处于模拟模式。
- 闪存存储器的访问时间随 f_{HCLK} 的频率调整（0 ~ 32 MHz时为0个等待周期，33 ~ 64 MHz时为1个等待周期，65 ~ 96 MHz时为2个等待周期，超过96 MHz时为3个等待周期）。
- 指令预取功能开启（提示：这个参数必须在设置时钟和总线分频之前设置）。
- 环境温度和 V_{DD} 供电电压符合表9。
- $f_{PCLK1} = f_{HCLK}$ ， $f_{PCLK2} = f_{HCLK}$ ， $f_{ADCCLK} = f_{PCLK2}/8$ 。

表 14. 运行模式下的典型电流消耗

符号	参数	条件	f_{HCLK}	典型值 ⁽¹⁾		单位
				使能所有外设	关闭所有外设	
I_{DD}	运行模式下的 供应电流	外部时钟 ⁽²⁾	120 MHz	16.7	11.3	mA
			108 MHz	15.2	10.3	
			72 MHz	10.5	7.19	
			48 MHz	7.62	5.44	
			36 MHz	5.98	4.34	
			24 MHz	4.65	3.54	
			16 MHz	3.45	2.71	
			8 MHz	1.96	1.57	
			4 MHz	1.50	1.30	
			2 MHz	1.27	1.16	
			1 MHz	1.16	1.10	
			500 kHz	1.10	1.07	
		125 kHz	1.06	1.04		
		运行于高速内部RC振荡器 (HSI)	120 MHz	16.7	11.3	mA
			108 MHz	15.1	10.3	
			72 MHz	10.4	7.14	
			48 MHz	7.52	5.38	
			36 MHz	5.88	4.27	
			24 MHz	4.53	3.47	
			16 MHz	3.34	2.63	
			8 MHz	1.83	1.48	
			4 MHz	1.37	1.20	
			2 MHz	1.15	1.06	
			1 MHz	1.03	0.99	
500 kHz	0.97		0.95			
125 kHz	0.93	0.93				

- (1) 典型值是在 $T_A = 25\text{ }^\circ\text{C}$, $V_{DD} = 3.3\text{ V}$ 时测试得到。
 (2) 外部时钟为8 MHz, 当 $f_{HCLK} > 8\text{ MHz}$ 时启用PLL。

表 15. 睡眠模式下的典型电流消耗

符号	参数	条件	f_{HCLK}	典型值 ⁽¹⁾		单位
				使能所有外设	关闭所有外设	
I_{DD}	睡眠模式下的 供应电流	外部时钟 ⁽²⁾	120 MHz	12.2	4.99	mA
			108 MHz	11.1	4.59	
			72 MHz	7.76	3.38	
			48 MHz	5.81	2.89	
			36 MHz	4.60	2.42	
			24 MHz	3.70	2.25	
			16 MHz	2.80	1.83	
			8 MHz	1.60	1.11	
			4 MHz	1.30	1.05	
			2 MHz	1.15	1.02	
			1 MHz	1.07	1.00	
			500 kHz	1.03	0.99	
		125 kHz	1.00	0.98		
		运行于高速内部RC振荡器 (HSI)	120 MHz	12.1	4.88	mA
			108 MHz	11.0	4.47	
			72 MHz	7.65	3.27	
			48 MHz	5.70	2.78	
			36 MHz	4.49	2.30	
			24 MHz	3.59	2.13	
			16 MHz	2.68	1.71	
			8 MHz	1.47	0.98	
			4 MHz	1.17	0.93	
			2 MHz	1.02	0.89	
			1 MHz	0.94	0.88	
500 kHz	0.90		0.87			
125 kHz	0.87	0.86				

- (1) 典型值是在 $T_A = 25\text{ }^\circ\text{C}$, $V_{DD} = 3.3\text{ V}$ 时测试得到。
 (2) 外部时钟为8 MHz, 当 $f_{HCLK} > 8\text{ MHz}$ 时启用PLL。

最大电流消耗

微控制器处于下述条件下：

- 所有的I/O引脚都处于模拟模式。
- 闪存存储器的访问时间随 f_{HCLK} 的频率调整（0 ~ 32 MHz时为0个等待周期，33 ~ 64 MHz时为1个等待周期，65 ~ 96 MHz时为2个等待周期，超过96 MHz时为3个等待周期）。
- 指令预取功能开启（提示：这个参数必须在设置时钟和总线分频之前设置）。
- 当开启外设时： $f_{PCLK1} = f_{HCLK}$ ， $f_{PCLK2} = f_{HCLK}$ ， $f_{ADCCLK} = f_{PCLK2}/8$ 。

 表16和表17给出的参数是在环境温度和 V_{DD} 供电电压符合表9的条件测试得到。

表 16. 运行模式下的最大电流消耗

符号	参数	条件	f_{HCLK}	最大值 ⁽¹⁾		单位
				$T_A = 85\text{ }^\circ\text{C}$	$T_A = 105\text{ }^\circ\text{C}$	
I_{DD}	运行模式下的供应电流	外部时钟 ⁽²⁾ 使能所有外设	120 MHz	18.9	20.7	mA
			108 MHz	17.3	19.1	
			72 MHz	12.6	14.4	
			48 MHz	9.69	11.5	
			36 MHz	8.04	9.81	
			24 MHz	6.69	8.45	
			16 MHz	5.49	7.24	
			8 MHz	3.99	5.73	
		外部时钟 ⁽²⁾ 关闭所有外设	120 MHz	13.5	15.2	mA
			108 MHz	12.4	14.2	
			72 MHz	9.29	11.0	
			48 MHz	7.52	9.26	
			36 MHz	6.41	8.14	
			8 MHz	3.61	5.35	

(1) 由综合评估得出，不在生产中测试。

 (2) 外部时钟为8 MHz，当 $f_{HCLK} > 8\text{ MHz}$ 时启用PLL。

表 17. 睡眠模式下的最大电流消耗

符号	参数	条件	f _{HCLK}	最大值 ⁽¹⁾		单位
				T _A = 85 °C	T _A = 105 °C	
I _{DD}	睡眠模式下的供应电流	外部时钟 ⁽²⁾ 使能所有外设	120 MHz	14.4	16.1	mA
			108 MHz	13.3	15.0	
			72 MHz	9.85	11.6	
			48 MHz	7.89	9.58	
			36 MHz	6.69	8.36	
			24 MHz	5.79	7.45	
			16 MHz	4.88	6.53	
			8 MHz	3.68	5.31	
		外部时钟 ⁽²⁾ 关闭所有外设	120 MHz	7.06	8.70	mA
			108 MHz	6.66	8.30	
			72 MHz	5.45	7.09	
			48 MHz	4.96	6.57	
			36 MHz	4.48	6.12	
			24 MHz	4.31	5.93	
			16 MHz	3.89	5.53	
			8 MHz	3.18	4.81	

(1) 由综合评估得出，不在生产中测试。

(2) 外部时钟为8 MHz，当f_{HCLK} > 8 MHz时启用PLL。

表 18. 停机和待机模式下的典型和最大电流消耗

符号	参数	条件	典型值 ⁽¹⁾		最大值 ⁽²⁾		单位
			V _{DD} = 2.4 V	V _{DD} = 3.3 V	T _A = 85 °C	T _A = 105 °C	
I _{DD}	停机模式下的供应电流 ⁽³⁾	调压器处于运行模式，高速内部 RC 振荡器和高速外部振荡器处于关闭状态（没有独立看门狗）	445	450	4100	6750	μA
		调压器处于低功耗模式且 LPDS1 设置为 1，高速内部 RC 振荡器和高速外部振荡器处于关闭状态（没有独立看门狗）	205	210	2000	3315	
	待机模式下的供应电流	低速外部振荡器和RTC处于关闭状态	2.4	3.6	5.9	7.6	μA
		低速外部振荡器和RTC处于开启状态	3.2	5.1	7.2	9.2	

(1) 典型值是在T_A = 25 °C下测试得到。

(2) 由综合评估得出，不在生产中测试。

(3) 进停机模式前RCC_AHBN[4] (FLASHEN)必须设置为1，否则典型值会产生额外约50 μA耗电。

图 14. 调压器在运行模式时，停机模式下的典型电流消耗在不同的 V_{DD} 时与温度的对比




图 15. 调压器在低功耗模式时，停机模式下的典型电流消耗在不同的 V_{DD} 时与温度的对比





图 16. 待机模式下的典型电流消耗在不同的 V_{DD} 时与温度的对比



内置外设电流消耗

内置外设的电流消耗列于表19，微控制器的工作条件如下：

- 所有的I/O引脚都处于模拟模式。
- 所有的外设都处于关闭状态，除非特别说明。
- 给出的数值是通过测量电流消耗计算得出
 - 关闭所有外设的时钟
 - 只开启一个外设的时钟
- 环境温度和V_{DD}供电电压条件列于表9。

表 19. 内置外设的电流消耗

内置外设	典型值	单位
AHB（最高至120 MHz）	DMA1	2.15
	SRAM	1.06
	Flash	12.08
	GPIOA	0.50
	GPIOB	0.50
	GPIOC	0.50
	GPIOF	0.50
	CRC	0.70
APB1（最高至120 MHz）	TMR3	6.29
	TMR6	0.49
	TMR14	2.28
	SPI2/I ² S2	2.26
	USART2	2.11
	I ² C1	1.71
	I ² C2	1.68
	WWDG	0.20
	PWR	0.39
APB2（最高至120 MHz）	SYSCFG/COMP	0.29
	SPI1/I ² S1	2.03
	USART1	2.12
	TMR1	7.68
	TMR15	4.65
	TMR16	3.19
	TMR17	3.41
	ADC1	5.17
	ACC	0.95

6.3.6 外部时钟源特性

外部振荡源产生的高速外部用户时钟

在旁路模式，HSE振荡器关闭，输入引脚为标准GPIO。


外部时钟信号必须考虑第6.3.13章节中的I/O特性。然而，建议的时钟输入波形示于图17中。

表 20. 高速外部用户时钟特性

符号	参数 ⁽¹⁾	条件	最小值	典型值	最大值	单位
f _{HSE_ext}	用户外部时钟频率		1	8	25	MHz
V _{HSEH}	OSC_IN输入引脚高电平电压		0.7V _{DD}	-	V _{DD}	V
V _{HSEL}	OSC_IN输入引脚低电平电压		V _{SS}	-	0.3V _{DD}	
t _{w(HSE)}	OSC_IN高或低的时间		5	-	-	ns
t _{r(HSE)}	OSC_IN上升或下降的时间	-	-	20		
t _{f(HSE)}	占空比	-	45	-	55	
I _L	OSC_IN输入漏电流	V _{SS} ≤ V _{IN} ≤ V _{DD}	-	-	±1	μA

(1) 由设计保证，不在生产中测试。

图 17. 外部高速时钟源的交流时序图



外部振荡源产生的低速外部用户时钟

在旁路模式，LSE振荡器关闭，输入引脚为标准GPIO。


外部时钟信号必须考虑第6.3.13章节中的I/O特性。然而，建议的时钟输入波形示于图18中。

表 21. 低速外部用户时钟特性

符号	参数 ⁽¹⁾	条件	最小值	典型值	最大值	单位	
fLSE_ext	用户外部时钟频率	-	-	32.768	1000	kHz	
VLSEH	OSC32_IN输入引脚高电平电压		0.7V _{DD}	-	V _{DD}		
VLSEL	OSC32_IN输入引脚低电平电压		V _{SS}	-	0.3V _{DD}		
t _w (LSE)	OSC32_IN高或低的时间		-	450	-	-	ns
t _r (LSE)							
t _f (LSE)	-		-	50			
DuCy(LSE)					占空比	-	
I _L	OSC32_IN输入漏电流	V _{SS} ≤ V _{IN} ≤ V _{DD}	-	-	±1	μA	

(1) 由设计保证，不在生产中测试。

图 18. 外部低速时钟源的交流时序图



晶振/陶瓷谐振器产生的高速外部时钟

高速外部时钟（HSE）可以使用一个4~25 MHz的晶体/陶瓷谐振器构成的振荡器产生。本节中所给出的信息是基于使用下表中列出的典型外部元器件，通过综合特性评估得到的结果。在应用中，谐振器和负载电容必须尽可能地靠近振荡器的引脚，以减小输出失真和启动时的稳定时间。有关晶体谐振器的详细参数（频率、封装、精度等），请咨询相应的生产厂商。

表 22. HSE 4~25 MHz 振荡器特性⁽¹⁾⁽²⁾

符号	参数	条件	最小值	典型值	最大值	单位
f _{OSC_IN}	振荡器频率	-	4	8	25	MHz
t _{SU(HSE)} ⁽³⁾	启动时间	V _{DD} 是稳定的	-	2	-	ms


(1) 谐振器的特性参数由晶体/陶瓷谐振器制造商给出。

(2) 由综合评估得出，不在生产中测试。

(3) t_{SU(HSE)}是启动时间，是从软件使能HSE开始测量，直至得到稳定的8 MHz振荡这段时间。这个数值是在一个标准的晶体谐振器上测量得到，它可能因晶体制造商的不同而变化较大。

对于C_{L1}和C_{L2}，建议使用高质量的、为高频应用而设计的（典型值为）5 pF~25 pF之间的瓷介电容器，并挑选符合要求的晶体或谐振器。通常C_{L1}和C_{L2}具有相同参数。晶体制造商通常以C_{L1}和C_{L2}的串行组合给出负载电容的参数。在选择C_{L1}和C_{L2}时，PCB和MCU引脚的容抗应该考虑在内（可以粗略地把引脚与PCB板的电容按10 pF估计）。

图 19. 使用 8 MHz 晶体的典型应用



晶振产生的低速外部时钟

低速外部时钟（LSE）可以使用一个32.768 kHz的晶振构成的振荡器产生。本节中所给出的信息是基于使用下表中列出的典型外部元器件，通过综合特性评估得到的结果。在应用中，晶振和负载电容必须尽可能地靠近晶振的引脚，以减小输出失真和启动时的稳定时间。有关晶振的详细参数（频率、封装、精度等），请咨询相应的生产厂商。

表 23. LSE 振荡器特性 (f_{LSE} = 32.768 kHz) (1)(2)


符号	参数	条件	最小值	典型值	最大值	单位
t _{SU(LSE)}	启动时间	V _{DD} 是稳定的	-	180	-	ms

(1) 谐振器的特性参数由晶振制造商给出。

(2) 由综合评估得出，不在生产中测试。

对于C_{L1}和C_{L2}，建议使用高质量的5 pF~15 pF之间的瓷介电容器，并挑选符合要求的晶体或谐振器。通常C_{L1}和C_{L2}具有相同参数。晶体制造商通常以C_{L1}和C_{L2}的串行组合给出负载电容的参数。

负载电容C_L由下式计算： $C_L = C_{L1} \times C_{L2} / (C_{L1} + C_{L2}) + C_{stray}$ ，其中C_{stray}是引脚的电容和PCB板或PCB相关的电容，它的典型值是介于2 pF至7 pF之间。

图 20. 使用 32.768 kHz 晶体的典型应用


注：OSC32_IN和OSC32_OUT间不需要外部电阻，也禁止添加。

6.3.7 内部时钟源特性

下表中给出的特性参数是使用环境温度和供电电压符合表9的条件测量得到。所提供的曲线基于特征结果，未经生产测试。

高速内部（HSI）RC振荡器

表 24. HSI 振荡器特性⁽¹⁾


符号	参数	条件	最小值	典型值	最大值	单位	
f _{HSI}	频率	-	-	48	-	MHz	
DuCy(HSI)	占空比	-	45	-	55	%	
ACC _{HSI}	HSI振荡器的精度	使用者以寄存器RCC_CTRL校准	-1	-	1 ⁽²⁾	%	
		出厂校准 ⁽³⁾	T _A = -40 ~ 105 °C	-2	-	1.5	%
			T _A = -40 ~ 85 °C	-2	-	1.2	%
			T _A = 0 ~ 70 °C	-1.5	-	1.2	%
	T _A = 25 °C	-1	-	1	%		
t _{SU(HSI)} ⁽³⁾	HSI振荡器启动时间	-	-	10	12	μs	
I _{DD(HSI)} ⁽³⁾	HSI振荡器功耗	-	-	220	290	μA	

(1) V_{DD} = 3.3 V, T_A = -40~105 °C, 除非特别说明。

(2) 由设计保证，不在生产中测试。

(3) 由综合评估得出，不在生产中测试。

图 21. HSI 振荡器精度与温度的对比



低速内部(LSI) RC振荡器

表 25. LSI 振荡器特性⁽¹⁾

符号	参数	条件	最小值	典型值	最大值	单位
f _{LSI} ⁽²⁾	频率	-	25	35	45	kHz

(1) V_{DD} = 3.3 V, T_A = -40~105 °C, 除非特别说明。

(2) 由综合评估得出，不在生产中测试。

6.3.8 低功耗模式唤醒时间

下表列出的唤醒时间是在一个系统时钟为HSI RC振荡器的唤醒阶段测量唤醒事件至第一条用户指令执行间的延时得到。唤醒时使用的时钟源当前依据当前的操作模式而定：

- 停机或待机模式：时钟源是HSI RC振荡器
- 睡眠模式：时钟源是进入睡眠模式时所使用的时钟

所有的时间是使用环境温度和供电电压符合表9的条件测量得到。

表 26. 低功耗模式的唤醒时间

符号	参数	典型值	单位
tWUSLEEP	从睡眠模式唤醒	3.3	μs
tWUSTOP	从停机模式唤醒（调压器处于运行模式）	380	μs
	从停机模式唤醒（调压器处于低功耗模式）	450	
tWUSTDBY	从待机模式唤醒	1250	μs

6.3.9 PLL 特性

下表列出的参数是使用环境温度和供电电压符合表9的条件测量得到。

表 27. PLL 特性

符号	参数	最小值	典型值	最大值 ⁽¹⁾	单位
f _{PLL_IN}	PLL输入时钟 ⁽²⁾	2	8	16	MHz
	PLL输入时钟占空比	40	-	60	%
f _{PLL_OUT}	PLL倍频输出时钟	16	-	120	MHz
t _{LOCK}	PLL锁相时间	-	-	200	μs
Jitter	Cycle-to-cycle jitter	-	-	300	ps

(1) 由综合评估得出，不在生产中测试。

(2) 需要注意使用正确的倍频系数，从而根据PLL输入时钟频率使得f_{PLL_OUT}处于允许范围内。

6.3.10 存储器特性

除非特别说明，表28中给出的特性参数是基于T_A = -40至105 °C的条件测量得到。

表 28. 闪存存储器特性

符号	参数	条件	最小值	典型值	最大值 ⁽¹⁾	单位
T _{PROG}	编程时间	T _A = -40 ~ 105 °C	-	40	60	μs
t _{ERASE}	页擦除时间	T _A = -40 ~ 105 °C	-	6.4	8	ms
t _{ME}	整片擦除时间	T _A = -40 ~ 105 °C	-	8	10	ms
I _{DD}	编程电流	写模式, V _{DD} = 3.3 V, f _{HCLK} = 8 MHz, T _A = 25 °C	-	1.95	-	mA
		擦除模式, V _{DD} = 3.3 V, f _{HCLK} = 8 MHz, T _A = 25 °C	-	1.62	-	

(1) 由设计保证，不在生产中测试。

表 29. 闪存存储器寿命和数据保存期限

符号	参数	条件	最小值 ⁽¹⁾	典型值	最大值	单位
N _{END}	寿命（擦写次数）	T _A = -40 ~ 105 °C	100	-	-	千次
t _{RET}	数据保存期限	T _A = 105 °C	10	-	-	年

(2) 由设计保证，不在生产中测试。

6.3.11 EMC 特性

敏感性测试是在产品的综合评估时抽样进行测试的。

功能性EMS（电磁敏感性）

- **EFT**: 在V_{DD}和V_{SS}上通过耦合/去耦合网路施加一个瞬变电压的脉冲群（正向和反向）直到产生功能性错误。这个测试符合IEC 61000-4-4标准。

表 30. EMS 特性

符号	参数	条件	级别/类型
V _{EFT}	在V _{DD} 和V _{SS} 上通过符合IEC 61000-4-4规范的耦合/去耦合网路施加导致功能错误的瞬变脉冲群电压极限，V _{DD} 和V _{SS} 入口有一47 μF电容并且每对V _{DD} 和V _{SS} 电源各有一0.1 μF旁路电容	V _{DD} = 3.3 V, LQFP48, T _A = +25 °C, f _{HCLK} = 120 MHz。符合IEC 61000-4-4	3/A (3.5 kV)
		V _{DD} = 3.3 V, LQFP48, T _A = +25 °C, f _{HCLK} = 72 MHz。符合IEC 61000-4-4	

设计牢靠的软件以避免噪声的问题

在器件级进行EMC的评估和优化，是在典型的应用环境中进行的。应该注意的是，好的EMC性能与用户应用和具体的软件密切相关。

因此，建议用户对软件实行EMC优化，并进行与EMC有关的认证测试。

软件建议

软件的流程中必须包含程序跑飞的控制，如：

- 被破坏的程序计数器
- 意外的复位
- 关键数据被破坏（控制寄存器等...）

认证前的试验

很多常见的失效（意外的复位和程序计数器被破坏），可以通过人工地在NRST上引入一个低电平或在晶振引脚上引入一个持续1秒的低电平而重现。

6.3.12 电气敏感性

基于三个不同的测试（ESD、LU），使用特定的测量方法，对芯片进行强度测试以决定它的电气敏感性方面的性能。

静电放电（ESD）

静电放电（一个正的脉冲然后间隔一秒钟后一个负的脉冲）施加到所有样品的所有引脚上，样品的大小与芯片上供电引脚数目相关（3片x（n+1）供电引脚）。这个测试符合JS-001-2017/JS-002-2014标准。

表 31. ESD 绝对最大值

符号	参数	条件	类型	最大值 ⁽¹⁾	单位
V _{ESD(HBM)}	静电放电电压（人体模型）	T _A = +25 °C，符合JS-001-2017	3A	6000	V
V _{ESD(CDM)}	静电放电电压（充电设备模型）	T _A = +25 °C，符合JS-002-2014	III	1000	

(1) 由综合评估得出，不在生产中测试。

静态栓锁

为了评估栓锁性能，需要在6个样品上进行2个互补的静态栓锁测试：

- 为每个电源引脚，提供超过极限的供电电压。
- 在每个输入、输出和可配置的I/O引脚上注入电流。

这个测试符合EIA/JESD78E集成电路栓锁标准。

表 32. 电气敏感性

符号	参数	条件	级别/类型
LU	静态栓锁类	T _A = +105 °C，符合EIA/JESD78E	II 类A (200 mA)

6.3.13 GPIO 特性

通用输入/输出特性

除非特别说明，下表列出的参数是按照表9的条件测量得到。所有的I/O端口都是兼容CMOS和TTL。

表 33. I/O 静态特性

符号	参数	条件	最小值	典型值	最大值	单位
V_{IL}	I/O脚输入低电平电压	-	-0.3	-	$0.28 * V_{DD} + 0.1$	V
V_{IH}	TC I/O脚输入高电平电压	-	$0.31 * V_{DD} + 0.8$	-	$V_{DD} + 0.3$	V
	FTa I/O脚输入高电平电压	模拟模式				
	FT I/O脚输入高电平电压	-				
	FTa I/O脚输入高电平电压	输入浮空、输入上拉、或输入下拉		-	5.5	
V_{hys}	TC I/O脚施密特触发器电压迟滞 ⁽¹⁾	-	200	-	-	mV
	FT和FTa I/O脚施密特触发器电压迟滞 ⁽¹⁾	-	5% V_{DD}	-	-	-
I_{lkg}	输入浮空模式漏电流 ⁽²⁾	$V_{SS} \leq V_{IN} \leq V_{DD}$ TC I/O脚	-	-	± 1	μA
		$V_{SS} \leq V_{IN} \leq 5.5V$ FT 和 FTa I/O 脚	-	-	± 1	
R_{PU}	弱上拉等效电阻	$V_{IN} = V_{SS}$	65	80	130	k Ω
R_{PD}	弱下拉等效电阻 ⁽³⁾	$V_{IN} = V_{DD}$	65	70	130	k Ω
C_{IO}	I/O引脚的电容	-	-	9	-	pF

(1) 施密特触发器开关电平的迟滞电压。由综合评估得出，不在生产中测试。

(2) 如果在相邻引脚有反向电流倒灌，则漏电流可能高于最大值。

(3) BOOT0引脚弱下拉电阻不可禁用。

所有I/O端口都是CMOS和TTL兼容（不需软件配置），它们的特性考虑了多数严格的CMOS工艺或TTL参数。

输出驱动电流

在用户应用中，I/O脚的数目必须保证驱动电流不能超过6.2节给出的绝对最大额定值：

- 所有I/O端口从 V_{DD} 上获取的电流总和，加上MCU在 V_{DD} 上获取的最大运行电流，不能超过绝对最大额定值 I_{VDD} （参见表7）。
- 所有I/O端口吸收并从 V_{SS} 上流出的电流总和，加上MCU在 V_{SS} 上流出的最大运行电流，不能超过绝对最大额定值 I_{VSS} （参见表7）。

输出电压

除非特别说明，下表列出的参数是使用环境温度和 V_{DD} 供电电压符合表9的条件测量得到。所有的I/O端口都是兼容CMOS和TTL的。

表 34. 输出电压特性

符号	参数	条件	最小值	最大值	单位
适中电流推动/吸入能力					
$V_{OL}^{(1)}$	输出低电平	CMOS端口, $I_{IO} = 4\text{ mA}$	-	0.4	V
$V_{OH}^{(1)}$	输出高电平		$2.7\text{ V} \leq V_{DD} \leq 3.6\text{ V}$	$V_{DD}-0.4$	
$V_{OL}^{(1)}$	输出低电平	TTL端口, $I_{IO} = 2\text{ mA}$	-	0.4	V
$V_{OH}^{(1)}$	输出高电平		$2.7\text{ V} \leq V_{DD} \leq 3.6\text{ V}$	2.4	
$V_{OL}^{(1)}$	输出低电平	$I_{IO} = 9\text{ mA}$	-	1.3	V
$V_{OH}^{(1)}$	输出高电平		$2.7\text{ V} \leq V_{DD} \leq 3.6\text{ V}$	$V_{DD}-1.3$	
$V_{OL}^{(1)}$	输出低电平	$I_{IO} = 4\text{ mA}$	-	0.4	V
$V_{OH}^{(1)}$	输出高电平		$2.4\text{ V} \leq V_{DD} < 2.7\text{ V}$	$V_{DD}-0.4$	
较大电流推动/吸入能力					
V_{OL}	输出低电平	CMOS端口, $I_{IO} = 6\text{ mA}$	-	0.4	V
V_{OH}	输出高电平		$2.7\text{ V} \leq V_{DD} \leq 3.6\text{ V}$	$V_{DD}-0.4$	
$V_{OL}^{(1)}$	输出低电平	TTL端口, $I_{IO} = 5\text{ mA}$	-	0.4	V
$V_{OH}^{(1)}$	输出高电平		$2.7\text{ V} \leq V_{DD} \leq 3.6\text{ V}$	2.4	
$V_{OL}^{(1)}$	输出低电平	$I_{IO} = 18\text{ mA}$	-	1.3	V
$V_{OH}^{(1)}$	输出高电平		$2.7\text{ V} \leq V_{DD} \leq 3.6\text{ V}$	$V_{DD}-1.3$	
$V_{OL}^{(1)}$	输出低电平	$I_{IO} = 8\text{ mA}$	-	0.4	V
$V_{OH}^{(1)}$	输出高电平		$2.4\text{ V} \leq V_{DD} < 2.7\text{ V}$	$V_{DD}-0.4$	
极大电流推动/吸入能力					
$V_{OL}^{(1)}$	输出低电平	CMOS端口, $I_{IO} = 15\text{ mA}$	-	0.4	V
$V_{OH}^{(1)}$	输出高电平		$2.7\text{ V} \leq V_{DD} \leq 3.6\text{ V}$	$V_{DD}-0.4$	
$V_{OL}^{(1)}$	输出低电平	TTL端口, $I_{IO} = 12\text{ mA}$	-	0.4	V
$V_{OH}^{(1)}$	输出高电平		$2.7\text{ V} \leq V_{DD} \leq 3.6\text{ V}$	2.4	
$V_{OL}^{(1)}$	输出低电平	$I_{IO} = 36\text{ mA}$	-	1.3	V
$V_{OH}^{(1)}$	输出高电平		$2.7\text{ V} \leq V_{DD} \leq 3.6\text{ V}$	$V_{DD}-1.3$	
$V_{OL}^{(1)}$	输出低电平	$I_{IO} = 18\text{ mA}$	-	0.4	V
$V_{OH}^{(1)}$	输出高电平		$2.4\text{ V} \leq V_{DD} < 2.7\text{ V}$	$V_{DD}-0.4$	

(1) 由综合评估得出，不在生产中测试。

输入交流特性

输入交流特性的定义和数值在下表给出。

除非特别说明，下表列出的参数是使用环境温度和供电电压符合表9的条件测量得到。

表 35. 输入交流特性

符号	参数	最小值	最大值	单位
tEXTI _{pw}	EXTI控制器检测到外部信号的脉冲宽度	10	-	ns

6.3.14 NRST 引脚特性


NRST引脚输入驱动使用CMOS工艺，它连接了一个不能断开的上拉电阻， R_{PU} （参见下表）。除非特别说明，下表列出的参数是使用环境温度和供电电压符合表9的条件测量得到。

表 36. NRST 引脚特性

符号	参数	条件	最小值	典型值	最大值	单位
$V_{IL(NRST)}^{(1)}$	NRST输入低电平电压	-	-0.3	-	0.72	V
$V_{IH(NRST)}^{(1)}$	NRST输入高电平电压	-	2	-	$V_{DD} + 0.3$	
$V_{hys(NRST)}$	NRST施密特触发器电压迟滞	-	-	400	-	mV
R_{PU}	弱上拉等效电阻	$V_{IN} = V_{SS}$	30	40	50	k Ω
$V_F(NRST)^{(1)}$	NRST输入滤波脉冲	-	-	-	40	μ s
$V_{NF(NRST)}^{(1)}$	NRST输入非滤波脉冲	-	80	-	-	μ s

(1) 由设计保证，不在生产中测试。

图 22. 建议的 NRST 引脚保护



(1) 复位网络是为了防止寄生复位。

(2) 用户必须保证NRST引脚的电位能够低于表36中列出的最大 $V_{IL(NRST)}$ 以下，否则MCU不能得到复位。

6.3.15 TMR 定时器特性

下表列出的参数由设计保证。

有关输入输出复用功能引脚（输出比较、输入捕获、外部时钟、PWM输出）的特性详情，参见6.3.13 GPIO特性。

表 37. TMRx⁽¹⁾特性

符号	参数	条件	最小值	最大值	单位
$t_{res(TMR)}$	定时器分辨时间	-	1	-	$t_{TMRxCLK}$
		$f_{TMRxCLK} = 120 \text{ MHz}$	8.3	-	ns
f_{EXT}	CH1至CH4的定时器外部时钟频率	-	0	$f_{TMRxCLK}/2$	MHz
		$f_{TMRxCLK} = 120 \text{ MHz}$	0	60	

(1) TMRx是一个通用的名称，代表TMR1，TMR3，和TMR14~17。

6.3.16 通信接口

I²C接口特性

SDA和SCL I/O要求的满足有以下限制：SDA和SCL不是“真”开漏的引脚，当配置为开漏输出时，在引出脚和V_{DD}之间的PMOS管被关闭，但仍然存在。有关输入输出复用功能引脚（SDA和SCL）的特性详情，参见6.3.13 GPIO特性。

I²C总线接口支持标准模式（最高100 kHz）和快速模式（最高400 kHz）。I²C总线频率可以最高增加到1 MHz。想要获得更完整详细的解决方案，可以联系邻近的雅特力销售处寻求技术支持。

SPI-I²S接口特性

除非特别说明，表38列出的SPI参数和表39列出的I²S参数是使用环境温度，f_{PCLKx}频率和V_{DD}供电电压符合表9的条件测量得到。

有关输入输出复用功能引脚（SPI的NSS、SCK、MOSI、MISO，I²S的WS、CK、SD）的特性详情，参见6.3.13 GPIO特性。

表 38. SPI 特性



符号	参数	条件	最小值	最大值	单位	
f _{SCK} (1/t _{c(SCK)}) ⁽¹⁾	SPI时钟频率 ⁽²⁾	主模式	V _{DD} = 3.3 V, T _A = 25 °C	-	50	MHz
			V _{DD} = 3.3 V, T _A = 105 °C	-	40	
			V _{DD} = 2.4 V, T _A = 105 °C	-	36	
		从模式	-	f _{PCLK} /2		
t _{r(SCK)} t _{f(SCK)}	SPI时钟上升和下降时间	负载电容: C = 15 pF	-	6	ns	
t _{su(NSS)} ⁽¹⁾	NSS建立时间	从模式	4t _{PCLK}	-	ns	
t _{h(NSS)} ⁽¹⁾	NSS保持时间	从模式	2t _{PCLK} + 10	-	ns	
t _{w(SCKH)} ⁽¹⁾ t _{w(SCKL)} ⁽¹⁾	SCK高和低的时间	主模式, f _{PCLK} = 120 MHz, 预分频系数 = 4	t _{PCLK} /2 - 2	t _{PCLK} /2 + 1	ns	
t _{su(MI)} ⁽¹⁾	数据输入建立时间	主模式	4	-	ns	
t _{su(SI)} ⁽¹⁾		从模式	5	-		
t _{h(MI)} ⁽¹⁾	数据输入保持时间	主模式	4	-	ns	
t _{h(SI)} ⁽¹⁾		从模式	5	-		
t _{a(SO)} ⁽¹⁾⁽³⁾	数据输出访问时间	从模式, f _{PCLK} = 20 MHz	0	3t _{PCLK}	ns	
t _{dis(SO)} ⁽¹⁾⁽⁴⁾	数据输出禁止时间	从模式	0	18	ns	
t _{v(SO)} ⁽¹⁾	数据输出有效时间	从模式（使能边沿之后）	-	22.5	ns	
t _{v(MO)} ⁽¹⁾	数据输出有效时间	主模式（使能边沿之后）	-	6	ns	
t _{h(SO)} ⁽¹⁾	数据输出保持时间	从模式（使能边沿之后）	11.5	-	ns	
t _{h(MO)} ⁽¹⁾		主模式（使能边沿之后）	2	-		

(1) 由综合评估得出，不在生产中测试。


(2) 最大时钟频率与器件和PCB布局高度相关。想要获得更完整详细的解决方案，可以联系邻近的雅特力销售处寻求技术支持。

(3) 最小值表示驱动输出的最小时间，最大值表示正确获得数据的最大时间。

(4) 最小值表示关闭输出的最小时间，最大值表示把数据线置于高阻态的最大时间。

图 23. SPI 时序图 - 从模式和 CPHA = 0

图 24. SPI 时序图 - 从模式和 CPHA = 1⁽¹⁾


(1) 测量点设置于CMOS电平：0.3V_{DD}和0.7V_{DD}。

图 25. SPI 时序图 - 主模式⁽¹⁾



(1) 测量点设置于CMOS电平：0.3V_{DD}和0.7V_{DD}。

表 39. I²S 特性

符号	参数	条件	最小值	最大值	单位
f _{CK} 1/t _{c(CK)}	I ² S时钟频率	主模式（资料：16位，音频：48 kHz）	1.522	1.525	MHz
		从模式	0	6.5	
t _{r(CK)} t _{f(CK)}	I ² S时钟上升和下降时间	负载电容：C = 15 pF	-	12	ns
t _{v(WS)⁽¹⁾}	WS有效时间	主模式	2	-	
t _{h(WS)⁽¹⁾}	WS保持时间	主模式	2	-	
t _{su(WS)⁽¹⁾}	WS建立时间	从模式	7	-	
t _{h(WS)⁽¹⁾}	WS保持时间	从模式	0	-	
t _{w(CKH)⁽¹⁾}	CK高和低的时间	主模式，f _{PCLK} = 16 MHz，音频：48 kHz	306	-	
t _{w(CKL)⁽¹⁾}			312	-	
t _{su(SD_MR)⁽¹⁾}	数据输入建立时间	主接收器	6	-	
t _{su(SD_SR)⁽¹⁾}		从接收器	2	-	
t _{h(SD_MR)⁽¹⁾⁽²⁾}	数据输入保持时间	主接收器	4	-	
t _{h(SD_SR)⁽¹⁾⁽²⁾}		从接收器	0.5	-	
t _{v(SD_ST)⁽¹⁾⁽²⁾}	数据输出有效时间	从发送器（使能边沿之后）	-	20	
t _{h(SD_ST)⁽¹⁾}	数据输出保持时间	从发送器（使能边沿之后）	13	-	
t _{v(SD_MT)⁽¹⁾⁽²⁾}	数据输出有效时间	主发送器（使能边沿之后）	-	4	
t _{h(SD_MT)⁽¹⁾}	数据输出保持时间	主发送器（使能边沿之后）	0	-	

(1) 由设计模拟和/或综合评估得出，不在生产中测试。


(2) 依赖于f_{PCLK}。例如，如果f_{PCLK} = 8 MHz，则t_{PCLK} = 1/f_{PCLK} = 125 ns。

图 26. I²S 从模式时序图（Philips 协议）⁽¹⁾


(1) 测量点设置于CMOS电平：0.3V_{DD}和0.7V_{DD}。

(2) 前一字节的最低位发送/接收。在第一个字节之前没有这个最低位的发送/接收。

图 27. I²S 主模式时序图 (Philips 协议) (1)



(1) 测量点设置于CMOS电平：0.3V_{DD}和0.7V_{DD}。

(2) 前一字节的最低位发送/接收。在第一个字节之前没有这个最低位的发送/接收。

6.3.17 12 位 ADC 特性

除非特别说明，下表的参数是使用符合表9的条件的环境温度， f_{PCLK2} 频率和 V_{DDA} 供电电压测量得到。

注：建议在每次上电时执行一次校准。

表 40. ADC 特性

符号	参数	条件	最小值	典型值	最大值	单位
V_{DDA}	供电电压	-	2.4	-	3.6	V
I_{DDA}	在 V_{DDA} 输入脚上的电流	-	-	480 ⁽¹⁾	560	μA
f_{ADC}	ADC时钟频率	-	0.6	-	28	MHz
$f_s^{(2)}$	采样速率	-	0.05	-	2	MHz
$f_{TRIG}^{(2)}$	外部触发频率	$f_{ADC} = 28 \text{ MHz}$	-	-	1.65	MHz
		-	-	-	17	$1/f_{ADC}$
V_{AIN}	转换电压范围 ⁽³⁾	-	0 (V_{REF-} 内部连接到地)	-	V_{REF+}	V
$R_{AIN}^{(2)}$	外部输入阻抗	-	参见表41和表42			Ω
$C_{ADC}^{(2)}$	内部采样和保持电容	-	-	8.5	13	pF
$t_{CAL}^{(2)}$	校准时间	$f_{ADC} = 28 \text{ MHz}$	6.61			μs
		-	185			$1/f_{ADC}$
$t_{lat}^{(2)}$	注入触发转换时延	$f_{ADC} = 28 \text{ MHz}$	-	-	107	ns
		-	-	-	3 ⁽⁴⁾	$1/f_{ADC}$
$t_{latr}^{(2)}$	常规触发转换时延	$f_{ADC} = 28 \text{ MHz}$	-	-	71.4	μs
		-	-	-	2 ⁽⁴⁾	$1/f_{ADC}$
$t_s^{(2)}$	采样时间	$f_{ADC} = 28 \text{ MHz}$	0.053	-	8.55	μs
		-	1.5	-	239.5	$1/f_{ADC}$
$t_{STAB}^{(2)}$	上电时间	-	42			$1/f_{ADC}$
$t_{CONV}^{(2)}$	总转换时间（包括采样时间）	$f_{ADC} = 28 \text{ MHz}$	0.5	-	9	μs
		-	14~252（采样 t_s + 逐步逼近12.5）			$1/f_{ADC}$

- (1) 由综合评估保证，不在生产中测试。
- (2) 由设计保证，不在生产中测试。
- (3) V_{REF+} 在内部连接到 V_{DDA} ， V_{REF-} 在内部连接到 V_{SSA} 。
- (4) 对于外部触发，必须在表40列出的时延中加上一个延迟 $1/f_{PCLK2}$ 。

表41和表42决定最大的外部阻抗，使得误差可以小于1 LSB。

表 41. $f_{ADC} = 14 \text{ MHz}$ 时的最大 $R_{AIN}^{(1)}$

Ts (周期)	ts (μs)	最大 R_{AIN} (k Ω)
1.5	0.11	0.35
7.5	0.54	3.9
13.5	0.96	7.4
28.5	2.04	16.3
41.5	2.96	24.0
55.5	3.96	32.3
71.5	5.11	41.8
239.5	17.11	50.0

(1) 由设计保证。

表 42. $f_{ADC} = 28 \text{ MHz}$ 时的最大 $R_{AIN}^{(1)}$

Ts (周期)	ts (μs)	最大 R_{AIN} (k Ω)
1.5	0.05	0.1
7.5	0.27	1.6
13.5	0.48	3.4
28.5	1.02	7.9
41.5	1.48	11.7
55.5	1.98	15.9
71.5	2.55	20.6
239.5	8.55	50.0

(1) 由设计保证。

表 43. ADC 精度⁽¹⁾⁽²⁾

符号	参数	测试条件	典型值	最大值 ⁽³⁾	单位
ET	综合误差	$f_{PCLK2} = 56 \text{ MHz}$, $f_{ADC} = 28 \text{ MHz}$, $R_{AIN} < 10 \text{ k}\Omega$, $V_{DDA} = 3.0 \sim 3.6 \text{ V}$, $T_A = 25 \text{ }^\circ\text{C}$	+2	+3.5	LSB
EO	偏移误差		+1	+2.5	
EG	增益误差		+1.5	+3	
ED	微分线性误差		± 0.7	± 1	
EL	积分线性误差		± 0.8	± 1.5	
ET	综合误差	$f_{PCLK2} = 56 \text{ MHz}$, $f_{ADC} = 28 \text{ MHz}$, $R_{AIN} < 10 \text{ k}\Omega$, $V_{DDA} = 2.4 \sim 3.6 \text{ V}$	± 2	+4	LSB
EO	偏移误差		+1	+3	
EG	增益误差		+1.5	+3.5	
ED	微分线性误差		± 0.6	+1.5/-1	
EL	积分线性误差		± 1	± 2.5	

- (1) ADC的直流精度数值是在经过内部校准后测量的。
 (2) ADC精度与反向注入电流的关系：需要避免在任何标准的模拟输入引脚上注入反向电流，因为这样会显着地降低另一个模拟输入引脚上正在进行的转换精度。建议在可能产生反向注入电流的标准模拟引脚上，（引脚与地之间）增加一个肖特基二极管。
 (3) 由综合评估保证，不在生产中测试。



图 28. ADC 精度特性


图 29. 使用 ADC 典型的连接图


(1) 有关 R_{AIN} 和 C_{ADC} 的数值，参见表40。

(2) $C_{parasitic}$ 表示PCB（与焊接和PCB布局质量相关）与焊盘上的寄生电容（大约7 pF）。较大的 $C_{parasitic}$ 数值将降低转换的精度，解决的办法是减小 f_{ADC} 。

PCB设计建议


应如图11中所示执行电源去耦。100 nF的电容器应为陶瓷型（高质量），应与芯片尽可能靠近放置。

6.3.18 比较器特性

表 44. 比较器特性

符号	参数	条件	最小值 ⁽¹⁾	典型值	最大值 ⁽¹⁾	单位
V _{DDA}	供电电压	-	2.4	-	3.6	V
V _{IN}	输入电压范围	-	0	-	V _{DDA}	V
t _{START}	启动时间	高速模式	-	1.0	3.5	μs
		中速模式	-	2.8	5	
		低功耗模式	-	8	13	
		超低功耗模式	-	12	18	
t _D	200 mV步进, 100 mV 超载的传播延迟	高速模式	-	40	100	ns
		中速模式	-	240	320	
		低功耗模式	-	500	820	
		超低功耗模式	-	800	1800	
V _{offset}	偏移误差电压	高速模式	-	±4	±15	mV
		中速模式				
		低功耗模式				
		超低功耗模式			±10	
V _{hys}	迟滞电压	无迟滞	-	0	1	mV
		低迟滞	5	8	17	
		中迟滞	10	18	37	
		高迟滞	18	38	70	
I _{DDA}	在V _{DDA} 输入脚上的电流	高速模式	-	40	61	μA
		中速模式	-	9.7	13.9	
		低功耗模式	-	3.2	4.7	
		超低功耗模式	-	1.9	2.8	

(1) 由综合评估保证, 不在生产中测试。

图 30. 比较器迟滞图


6.3.19 温度传感器特性

表 45. 温度传感器特性

符号	参数	条件	最小值	典型值	最大值	单位
T _L ⁽¹⁾	V _{SENSE} 相对于温度的线性度	T _A = -20 ~ 85 °C	-	±1	±1.5	°C
		T _A = -40 ~ 105 °C	-	-	±2	
Avg_Slope ⁽¹⁾⁽²⁾	平均斜率		-4.17	-4.30	-4.44	mV/°C
V ₂₅ ⁽¹⁾⁽²⁾	在25 °C时的电压		1.22	1.28	1.34	V
t _{START} ⁽³⁾	建立时间		-	-	100	μs
T _{S_temp} ⁽³⁾⁽⁴⁾	当读取温度时，ADC采样时间		-	8.6	17.1	μs

(1) 由综合评估保证，不在生产中测试。

(2) 温度传感器输出电压随温度线性变化，由于生产过程中的变化，温度变化曲线的偏移在不同芯片上会有不同（最多相差50°C）。内部温度传感器更适合于检测温度的变化，而不是测量绝对的温度。如果需要测量精确的温度，应该使用一个外置的温度传感器。

(3) 由设计保证，不在生产中测试。

(4) 短的采样时间可以由应用程序通过多次循环决定。


利用下列公式得出温度：

$$\text{温度}(\text{°C}) = \{(V_{25} - V_{\text{SENSE}}) / \text{Avg_Slope}\} + 25$$

这里：

V₂₅ = V_{SENSE}在25 °C时的数值


Avg_Slope = 温度与V_{SENSE}曲线的平均斜率（单位为mV/°C）

图 31. V_{SENSE} 对温度理想曲线图


7 封装特性

7.1 LQFP48 – 7 x 7 mm 封装数据

图 32. LQFP48 – 7 x 7 mm 48 引脚薄型正方扁平封装图



(1) 图不是按照比例绘制。


表 46. LQFP48 – 7 x 7 mm 48 引脚薄型正方扁平封装机械数据

标号	毫米			英寸 ⁽¹⁾		
	最小值	典型值	最大值	最小值	典型值	最大值
A	-	-	1.60	-	-	0.063
A1	0.05	-	0.15	0.002	-	0.006
A2	1.35	1.40	1.45	0.053	0.055	0.057
b	0.17	0.22	0.27	0.007	0.009	0.011
c	0.09	-	0.20	0.004	-	0.008
D	8.80	9.00	9.20	0.346	0.354	0.362
D1	6.90	7.00	7.10	0.272	0.276	0.280
E	8.80	9.00	9.20	0.346	0.354	0.362
E1	6.90	7.00	7.10	0.272	0.276	0.280
e	0.50 BSC.			0.020 BSC.		
Θ	0°	3.5°	7°	0°	3.5°	7°
L	0.45	0.60	0.75	0.018	0.024	0.030
L1	1.00 REF.			0.039 REF.		

(1) 英寸的数值是根据毫米的数据按照3位小数精度转换取整得到的。


LQFP48 – 7 x 7 mm设备标记

下图是一个顶部标记取向与引脚1识别标记位置的例子

图 33. LQFP48 – 7 x 7 mm 标记 (封装俯视图)


7.2 LQFP32 – 7 x 7 mm 封装数据

图 34. LQFP32 – 7 x 7 mm 32 引脚薄型正方扁平封装图



(1) 图不是按照比例绘制。


表 47. LQFP32 – 7 x 7 mm 32 引脚薄型正方扁平封装机械数据

标号	毫米			英寸 ⁽¹⁾		
	最小值	典型值	最大值	最小值	典型值	最大值
A	-	-	1.60	-	-	0.063
A1	0.05	-	0.15	0.002	-	0.006
A2	1.35	-	1.45	0.053	-	0.057
b	0.30	-	0.45	0.012	-	0.018
c	0.09	-	0.16	0.004	-	0.006
D	9.00 BSC.			0.345 BSC.		
D1	7.00 BSC.			0.276 BSC.		
E	9.00 BSC.			0.345 BSC.		
E1	7.00 BSC.			0.276 BSC.		
e	0.80 BSC.			0.031 BSC.		
L	0.45	-	0.75	0.018	-	0.030
L1	1.00 REF.			0.039 REF.		

(1) 英寸的数值是根据毫米的数据按照3位小数精度转换取整得到的。

LQFP32 – 7 x 7 mm 设备标记

下图是一个顶部标记取向与引脚1识别标记位置的例子

图 35. LQFP32 – 7 x 7 mm 标记（封装俯视图）


7.3 QFN32 – 5 x 5 mm 封装数据

图 36. QFN32 – 5 x 5 mm 32 引脚正方扁平无引线封装图





表 48. QFN32 – 5 x 5 mm 32 引脚正方扁平无引线封装机械数据

标号	毫米			英寸 ⁽¹⁾		
	最小值	典型值	最大值	最小值	典型值	最大值
A	0.70	0.75	0.80	0.028	0.030	0.031
A1	0.00	0.02	0.05	0.000	0.001	0.002
A3	0.203 REF.			0.008 REF.		
b	0.18	0.25	0.30	0.007	0.010	0.012
D	5.00 BSC.			0.197 BSC.		
D2	3.20	3.25	3.30	0.126	0.128	0.130
E	5.00 BSC.			0.197 BSC.		
E2	3.20	3.25	3.30	0.126	0.128	0.130
e	0.50 BSC.			0.020 BSC.		
K	0.20	-	-	0.008	-	-
L	0.35	0.40	0.45	0.014	0.016	0.018

(1) 英寸的数值是根据毫米的数据按照3位小数精度转换取整得到的。


QFN32 – 5 x 5 mm 设备标记

下图是一个顶部标记取向与引脚1识别标记位置的例子

图 37. QFN32 – 5 x 5 mm 标记（封装俯视图）


7.4 QFN32 – 4 x 4 mm 封装数据

图 38. QFN32 – 4 x 4 mm 32 引脚正方扁平无引线封装图



(1) 图不是按照比例绘制。


表 49. QFN32 – 4 x 4 mm 32 引脚正方扁平无引线封装机械数据

标号	毫米			英寸 ⁽¹⁾		
	最小值	典型值	最大值	最小值	典型值	最大值
A	0.80	0.85	0.90	0.031	0.033	0.035
A1	0.00	0.02	0.05	0.000	0.001	0.002
A3	0.203 REF.			0.008 REF.		
b	0.15	0.20	0.25	0.006	0.008	0.010
D	4.00 BSC.			0.157 BSC.		
D2	2.65	2.70	2.75	0.104	0.106	0.108
E	4.00 BSC.			0.157 BSC.		
E2	2.65	2.70	2.75	0.104	0.106	0.108
e	0.40 BSC.			0.016 BSC.		
K	0.20	-	-	0.008	-	-
L	0.25	0.30	0.35	0.010	0.012	0.014

(1) 英寸的数值是根据毫米的数据按照3位小数精度转换取整得到的。


QFN32 – 4 x 4 mm 设备标记

下图是一个顶部标记取向与引脚1识别标记位置的例子

图 39. QFN32 – 4 x 4 mm 标记（封装俯视图）


7.5 QFN28 – 4 x 4 mm 封装数据

图 40. QFN28 – 4 x 4 mm 28 引脚正方扁平无引线封装图



(1) 图不是按照比例绘制。


表 50. QFN28 – 4 x 4 mm 28 引脚正方扁平无引线封装机械数据

标号	毫米			英寸 ⁽¹⁾		
	最小值	典型值	最大值	最小值	典型值	最大值
A	0.70	0.75	0.80	0.028	0.030	0.031
A1	0.00	0.02	0.05	0.000	0.001	0.002
b	0.15	0.20	0.25	0.006	0.008	0.010
c	0.18	0.20	0.25	0.007	0.008	0.010
D	3.90	4.00	4.10	0.154	0.157	0.161
D2	2.70	2.80	2.90	0.106	0.110	0.114
e	0.40 BSC.			0.016 BSC.		
Ne	2.40 BSC.			0.094 BSC.		
Nd	2.40 BSC.			0.094 BSC.		
E	3.90	4.00	4.10	0.154	0.157	0.161
E2	2.70	2.80	2.90	0.106	0.110	0.114
L	0.30	0.35	0.40	0.012	0.014	0.016
h	0.30	0.35	0.40	0.012	0.014	0.016

(1) 英寸的数值是根据毫米的数据按照3位小数精度转换取整得到的。


QFN28 – 4 x 4 mm 设备标记

下图是一个顶部标记取向与引脚1识别标记位置的例子

图 41. QFN28 – 4 x 4 mm 标记（封装俯视图）


7.6 TSSOP20 – 6.5 x 4.4 mm 封装数据

图 42. TSSOP20 – 6.5 x 4.4 mm 20 引脚纤薄紧缩小尺寸封装图



(1) 图不是按照比例绘制。


表 51. TSSOP20 – 6.5 x 4.4 mm 20 引脚纤薄紧缩小尺寸封装机械数据

标号	毫米			英寸 ⁽¹⁾		
	最小值	典型值	最大值	最小值	典型值	最大值
A	-	-	1.20	-	-	0.047
A1	0.05	-	0.15	0.002	-	0.006
A2	0.80	1.00	1.05	0.031	0.039	0.041
b	0.19	-	0.30	0.007	-	0.012
C	0.09	-	0.20	0.004	-	0.008
D	6.40	6.50	6.60	0.252	0.256	0.260
E1	4.30	4.40	4.50	0.169	0.173	0.177
E	6.40 BSC.			0.252 BSC.		
e	0.65 BSC.			0.026 BSC.		
L1	1.00 REF.			0.039 REF.		
L	0.50	0.60	0.75	0.020	0.024	0.030
S	0.20	-	-	0.008	-	-
Θ	0°	-	8°	0°	-	8°

(1) 英寸的数值是根据毫米的数据按照3位小数精度转换取整得到的。

TSSOP20 – 6.5 x 4.4 mm 设备标记

下图是一个顶部标记取向与引脚1识别标记位置的例子

图 43. TSSOP20 – 6.5 x 4.4 mm 标记（封装俯视图）


7.7 热特性

芯片的最大结温 (T_{jmax}) 一定不能超过表9给出的数值范围。芯片的最大结温 (T_{jmax}) 用摄氏温度表示, 可用下面的公式计算:

$$T_{jmax} = T_{amax} + (P_{dmax} \times \Theta_{JA})$$

其中:

- T_{amax} 是最大的环境温度, 用°C表示,
 - Θ_{JA} 是封装中结到环境的热阻抗, 用°C/W标示,
 - P_{dmax} 是 P_{INTmax} 和 P_{IOmax} 的和 ($P_{dmax} = P_{INTmax} + P_{IOmax}$),
 - P_{INTmax} 是 I_{DD} 和 V_{DD} 的乘积, 用瓦特 (Watt) 表示, 是芯片的最大内部功耗。
- P_{IOmax} 是所有输出引脚的最大功率消耗:

$$P_{IOmax} = \Sigma(V_{OL} \times I_{OL}) + \Sigma((V_{DD} - V_{OH}) \times I_{OH}),$$


考虑在应用中I/O上低电平和高电平的实际的 V_{OL} / I_{OL} 和 V_{OH} / I_{OH} 。

表 52. 封装的热特性

符号	参数	数值	单位
Θ_{JA}	结到环境的热阻抗 – LQFP48 – 7 × 7 mm / 0.5 mm 间距	87.0	°C/W
	结到环境的热阻抗 – LQFP32 – 7 × 7 mm / 0.8 mm 间距	82.4	
	结到环境的热阻抗 – QFN32 – 5 × 5 mm / 0.5 mm 间距	39.8	
	结到环境的热阻抗 – QFN32 – 4 × 4 mm / 0.4 mm 间距	44.8	
	结到环境的热阻抗 – QFN28 – 4 × 4 mm / 0.4 mm 间距	44.8	
	结到环境的热阻抗 – TSSOP20 – 6.5 × 4.4 mm / 0.65 mm 间距	103.0	

8 订货代码

表 53. AT32F421 系列订货代码信息图示



关于更多的选项列表（速度、封装等）和其他相关信息，请与邻近的雅特力销售处联络。

9 版本历史

表 54. 文档版本历史

日期	版本	变更
2020.8.17	1.00	最初版本
2020.9.16	1.01	<ol style="list-style-type: none"> 修正 图1、表9、和 表19中APB1和APB2的最大频率为120 MHz 修改 表38中SPI时钟频率的条件和最大值 新增 表30 EFT测试结果为3/A (2 kV) 新增 表5注脚(4)说明QFN28封装PA11和PA12软件设置的建议 修正 图2 HSI 48 MHz框图部分
2021.7.1	1.02	<ol style="list-style-type: none"> 细化 表44比较器V_{offset}数据 细化 表45温度传感器T_L数据 新增 表46 LQFP48封装机械数据D, D1, E, E1最小值和最大值

重要通知 - 请仔细阅读

买方自行负责对本文所述雅特力产品和服务的选择和使用，雅特力概不承担与选择或使用本文所述雅特力产品和服务相关的任何责任。

无论之前是否有过任何形式的表示，本文档不以任何方式对任何知识产权进行任何明示或默示的授权或许可。如果本文档任何部分涉及任何第三方产品或服务，不应被视为雅特力授权使用此类第三方产品或服务，或许可其中的任何知识产权，或者被视为涉及以任何方式使用任何此类第三方产品或服务或其中任何知识产权的保证。

除非在雅特力的销售条款中另有说明，否则，雅特力对雅特力产品的使用和/或销售不做任何明示或默示的保证，包括但不限于有关适销性、适合特定用途（及其依据任何司法管辖区的法律的对应情况），或侵犯任何专利、版权或其他知识产权的默示保证。

雅特力产品并非设计或专门用于下列用途的产品：(A) 对安全性有特别要求的应用，如：生命支持、主动植入设备或对产品功能安全有要求的系统；(B) 航空应用；(C) 汽车应用或汽车环境；(D) 航天应用或航天环境，且/或(E) 武器。因雅特力产品不是为前述应用设计的，而采购商擅自将其用于前述应用，即使采购商向雅特力发出了书面通知，风险由购买者单独承担，并且独力负责在此类相关使用中满足所有法律和法规要求。

经销的雅特力产品如有不同于本文档中提出的声明和/或技术特点的规定，将立即导致雅特力针对本文所述雅特力产品或服务授予的任何保证失效，并且不应以任何形式造成或扩大雅特力的任何责任。

© 2021 雅特力科技（重庆）有限公司 保留所有权利